第04章节+组合逻辑电路.ppt

第四章 组合逻辑电路 §4.1 组合逻辑电路的特点 数字电路按逻辑功能的不同特点，分成两大类： 组合逻辑电路（简称 组合电路） 时序逻辑电路（简称 时序电路） 组合逻辑电路的特点 电路任一时刻的输出状态只取决于该时刻各输入状态，而与该时刻前的电路原状态无关 组合电路就是由逻辑门电路(TTL/CMOS)组合而成 电路中没有记忆单元，没有反馈通路 §4.2 组合电路的分析与设计 一、分析方法 例 1: 例 2: 例 3: 例 4: 二、设计方法 ▼ 逻辑设计目标 实现逻辑功能 满足性能指标 综合考虑各项因素： 规模、功耗、价格、可靠性、 速度、易实现、易维修、美观等 例1 ：已知X=X1X2和Y=Y1Y2是两个二进制正整数，设计电路判别XY。 ③化简 表达式转换 例2：设计一个三人表决器 例3： 定义逻辑变量 输入变量(逻辑自变量)三个裁判，每人一个按钮 A 主裁判 按下 为 1 B 第一个副裁判 不按 为 0 C 第二个副裁判 输出变量(逻辑因变量) F2 红灯 灯亮 为 1 F1 绿灯 不亮 为 0 §4.3 编码器 普通编码器 优先编码器 8线-3线优先编码器 74148 该片为反码输出 Is为使能输入端(低电平有效)——片选信号，  Is =0时编码器才正常工作 S 为使能输出端 E 为优先编码工作标志 74148逻辑图 三、编码器的应用 1．编码器的扩展 用两片74148优先编码器串行扩展实现的16线—4线优先编码器，输出原码 例3：用两片74138扩展为4线—16线译码器 按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。 7447的逻辑功能： 正常译码显示:LT=1，BI/RBO=1时，对输入为十进制数l～15的二进制码（0001～1111）进行译码，产生对应的七段显示码 灭零当LT=1，而输入为0的二进制码0000时，只有当RBI =1时，才产生0的七段显示码,如果此时输入RBI =0 ，则译码器的a～g输出全0，使显示器全灭；所以RBI称为灭零输入端 试灯当LT=0时，无论输入怎样，a～g输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端。 特殊控制端BI / RBO BI/RBO可以作输入端，也可以作输出端。 灭灯：作输入使用时，如果BI=0时，不管其他输入端为何值，a～g均输出1(高电平)，显示器全灭。因此BI称为灭灯输入端 灭零：作输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。所以，RBO 又称为灭零输出端 将BI/RBO和RBI配合使用，可以实现多位数显示时 的“无效0消隐”功能。 具有无效0消隐功能的多位数码显示系统 §4.5 数据分配器和数据选择器一、数据分配器 简称DEMUX 数据分配器功能 也称多路分配器，是一路输入、多路输出的组合逻辑器件 一路输入信号传送到哪一路输出端由当时的控制信号决定 数据分配器用途 与数据选择器的用途相反，它们配合使用，实现多通道的数据传送 数据分配器示意图 常用器件 74153——双四选一数据选择器 P69 表3-15 74153功能表 74151——八选一数据选择器 集成数据选择器74151（8选1数据选择器） 数据选择器的应用 数据选择器的通道扩展 用两片74151组成 “16选1”数据选择器 §4.6 数值比较器 在数字系统中，经常要求对两个数的大小进行比较，能对两个数的大小进行比较的逻辑电路称为数值比较器。 比较原理 比较两个二进制数的大小要从最高位开始比较至最低位 若较高位数码相同，则必须比较下一位，如此类推 一、一位数值比较器 对一位二进制数A与B的大小进行比较时，比较的结果有三种： AB；A=B；AB 二、4位数值比较器 设A、B是两个四位二进制数A3A2AA0和B3B2B1B0。对多位二进制数进行比较时，应从高位开始比较，只有当高位相等时才比较低位，即若A3B3,则AB,若A3B3,则AB,若A3=B3,则应比较次高位中的A2,B2,方法同上，依此类推，直至比较到最低位为止 CC14585是对两个四位二进制数进行比较的CMOS集成电路 7485也是四位数值比较器. §4.7 算术运算电路一、加法器 实现两个二进制数的加法运算 1.半加器——只能进行本位加数、被加数的加法运算而不考虑低位进位。 半加器的真值表： 2.全加器 能同时进行本位数和相邻低位的进位信号的加法运算 根据逻辑表达式画出全加器的逻辑电路图： 3. 加法器的分类 串行加法器 用一个加法器从二进制数的最低位开始逐位相加至最高位，最后得出和数 并行加法器 两个数的各个位同时