半导体制造技术淀积ppt.pptVIP

DRAM叠层电容示意图谈 SiO2 介质 掺杂多晶硅电容极板 掺杂多晶硅电容极板 埋接触孔扩散 SiO2 dielectric Doped polysilicon capacitor plate Doped polysilicon capacitor plate Buried contact diffusion 11.3 介质及其性能 高K值绝缘介质应用 11.3 介质及其性能 高K值绝缘介质应用 一种很有潜力的高k材料是Ta2O5，其k值一般为20-30，并且很容易集成到现在通用的工艺中。但是，DRAM单元对存储材料和界面的漏电流及击穿电压敏感。为了补偿这一点，DRAM单元要求更厚的Ta2O5 ，这减弱了Ta2O5的优势。另一种有潜力的高k介质是（BaSr）TiO3(或写成BST)，与常规的绝缘介质相比，BST材料单位面积的电容值有显著的提高。 由于器件等比例缩小，目前器件的栅氧厚度变得非常薄，对未来的50nm器件而言，栅氧厚度要求小于10?，这需要有新的高k栅介质材料。在mos晶体管中，栅介质需要承受栅电极和下面衬底之间很高的电压。薄栅氧会受到隧穿电流的影响，当栅氧厚度低于15-20 ?时，隧穿电流会成为一个严重的问题。将会导致阈值电压的漂移，并最终由于无法切换开关状态而使电路失效。 器件隔离 11.3 介质及其性能 MOS硅片制造中的器