卷积码差错控制的系统仿真.doc

第一章 引言 1 1.1课程设计目的 1 1.2课程设计要求 1 第二章 原理 2 2.1卷积码 2 2.2卷积码的算法 2 2.3卷积码的Viterbi译码 2 第三章 Matlab中卷积码译码器的设计过程与仿真 5 3.1 Matlab维特比译码器模块介绍 5 3.2Matlab中卷积码维特比译码器的设计 6 第四章 Matlab中卷积码译码器的误码率分析 10 第五章 总结 12  卷积码差错控制的系统仿真 第一章 引言 1.1课程设计目的 利用系统开发平台Windows xp，通过Matlab(7.0)软件进行设计与仿真，对一个卷积码序列进行维特比(Viterbi)译码输出，并进行误码率分析。 1.2课程设计要求 1）用子系统来实现，系统包括：信源部分、信道部分、新宿部分。 2）信源部分的数据源采用随机二进制序列，并对其进行卷积码调制。 3）信道部分对调制后的信号加译。 4）信宿部分对信号调制及维比特译码。 5）编程实现波形，实现误码分析。 第二章 原理 2.1卷积码 卷积码是1955年由爱里斯(Elias)提出的一种性能优越的信道编码。他通常用( n，K，N)表示，他是把K个信息比特编成n个信息比特,但K和n通常很小，特别适宜于以串行方式传输信息，延时小。N为编码约束长度，说明编码过程中互相约束的码段个数。卷积码编码后的n个码元不仅与当前组的k个信息比特有关，而且与前N一1个输入组的信息比特有关。编码过程中相互关联的码元有N×n个。R=k／n．是卷积码的码率，码率和约束长度是衡量卷积码的两个重要参数。卷积码广泛应用在无线通信标准中，如GSM，CDMA2000，IS一95中。 2.2卷积码的算法 卷积码的编码描述方法有5种：冲激响应描述法、生成矩阵描述法、多项式乘积描述法、状态图描述法和网格图描述法。 图1.1卷积码编码器 由于可以通过将按时间移位的脉冲进行线性叠加，或者将输入序列和编码器的脉冲响应相卷积，来产生输出编码，因此这种编码器称为卷积编码器。 2.3卷积码的Viterbi译码 Vterbi译码是最大似然译码，译码的任务是在树状图或网格图中选择一条路径，计算出各支路与接收到的信息序列的距离。从中选出距离最小的一条支路作为译码输出。这样选出来的输出序列和发送端发出的序列最为相似。换句话说，此序列出错的概率最低。因此，Viterbi 译码是一种极大似然译码。通常把可能的译码序列与接收序列之间的距离称为量度。Viterbi译码分为硬判决Viterbi译码和软判Viterbi译码，他们之间惟一不同之处在于支路量度的计算方法。硬判Viterbi译码以序列之间的汉明距离作为量度，适用于二进制对称信道(BSC)；而软判决Viterbi译码则是将信道输出的信号进行Q(>2)电平量化，然后再进行Viterbi译码，这样充分利用了信道输出信号的信息，提高了译码的可靠性，是一种适用于离散无记忆信道(DMC)的译码方法。 下面以图2.1的(2，1，3)卷积码编码器所编出的码为例，来说明维特比解码的方法和运作过程。为了能说明解码过程，这里给出该码的状态图，如图2.2所示： 图2.1 (2,1,3)卷积码编码器 图2.2 (2,1,3)卷积码状态图 维特比译码需要利用图来说明移码过程。根据卷积码画网格的方法，我们可以画出该码的网格图，如图2.3所示。该图设输入信息数目L=5，所以画L+N=8个时间单位，图中分别标以0至7。这里设编码器从a状态开始运作。该网格图的每一条路径都对应着不同的输入信息序列。由于所有可能输入信息序列共有2kL个，因而网格图中所有可能的路径也为2kL条。这里节点a=00，b=01，c=10，d=11。 图2.3 (2,1,3)卷积码网格图 由图2.3可以看出，序列m是发送方卷积编码器的输入序列，即为通信系统要传输的数字信号，码字u为序列m按相应参数卷积编码后得到的码字，也是信道中传输的信号，接收码字Z是u加上信道噪声后在接收方接收到的码字序列。网格图的每个时间间隔内，标注的是各个分支上接收码元Z和编码器网格图相应各个分支上分支字之间的汉明距离即分支路径距离(Branch Metric)。Viterbi译码算法正是利用了编码网格图的特殊结构，计算网格图上在时刻t 到达各个状态的路径和接收序列之间的相似度(Measureof Similarity)，即上面标注的分 支路径距离，经过“加一比一选”操作，去除不可能成为最大似然选择对象的网格图上的路径。即如果两条路径到达同一状态，则选择具有最小路径距离的路径，这条路径被称为幸存路径(Surviving Path)。对所有的状态进行这样的路径操作，译码器不断在网格图上深入，根据最后得到的幸存路径实现最终判决。由于较早的抛弃了不可能的路径，从