基于LPM正弦信号发生器设计报告.doc

《SOPC技术》课程实验报告 学生姓名： 所在班级： 指导教师： 记分及评价： 项目满分 3分 得 分 实验名称 实验1：基于LPM的正弦信号发生器的设计 任务及要求 【任务】 在QuartusII平台上，采用查找表的设计方法，利用LPM兆功能模块，完成64点（8位）的正弦信号发生器的设计。 正弦信号发生器结构框图如下： 【要求】 数据存储ROM和地址信号发生器均由LPM模块实现。 在Quartus II软件上进行时序仿真。 利用Signal Tap II嵌入式逻辑分析仪进行在线测试与分析。（此步需使用实验箱，并且要确保实验箱与电脑处于在线可下载状态） 【思考】 编写DAC0832数模转换程序，利用示波器观察输出信号波形。 如何在此基础上设计方波、三角波等信号发生器？如何实现波形幅度等参数可调？ 实验程序（原理图） 仿真及结果分析 如图所示，在外部时钟clk的驱动下，把采样值依次取出来送到输入端，周而复始的循环执行，输出的数据经过8位的D/A转换成模拟信号，就得到了正弦波。改变时钟频率就可以改变正弦波的频率。 硬件验证 选择模式： 引脚锁定情况表： 小结 本次实验是我们第一次接触FPGA，做完还有许多不清楚的地方 《SOPC技术》课程实验报告 学生姓名： 所在班级： 指导教师： 记分及评价： 项目满分 3分 得 分 实验名称 实验2：基于DSP Builder正弦信号发生器的设计 任务及要求 【任务】 采用DSP Builder系统建模的方法，设计正弦信号发生器，要求采用查找表的方法，完成正弦信号发生器模块的建模、仿真。 【要求】： 完成模型构建及仿真，得到如下波形图。 将模型转换成VHDL硬件描述语言，利用Modelsim软件进行RTL仿真。 再在Quartus II软件上进行编译、时序仿真与时序分析。 利用Signal Tap II嵌入式逻辑分析仪进行在线测试与分析。（此步需使用实验箱，并且要确保实验箱与电脑处于在线可下载状态） 实验程序（原理图） 仿真及结果分析 小结 《SOPC技术》课程实验报告 学生姓名： 所在班级： 指导教师： 记分及评价： 项目满分 3分 得 分 实验名称 实验3：基于DSP Builder的FIR数字低通滤波器的设计 任务及要求 【任务】：调用DSP Builder模块，设计FIR低通数字滤波器，完成建模与仿真。直接型FIR滤波器的原理图如下图所示。 【要求】： 滤波器阶数为8阶，截止频率为100KHz，采用频率为1000KHz。输入信号为频率为100KHz的方波信号。要求从时域和频率分析滤波器的性能。 完成模型构建及仿真，得到如下波形图。 将模型转换成VHDL硬件描述语言，利用Modelsim软件进行RTL仿真。 再在Quartus II软件上进行编译、时序仿真与时序分析。 思考如何利用FIR滤波器的线性特性，对滤波器的结构进行优化设计？ 实验程序（原理图） 仿真及结果分析 直接型资源使用情况： Flow Status Successful - Wed Sep 25 09:28:50 2013 Quartus II Version 8.1 Build 163 10/28/2008 SJ Full Version Revision Name fir Top-level Entity Name fir Family Stratix Met timing requirements Yes Total logic elements 108 / 10,570 ( 1 % ) Total pins 13 / 336 ( 4 % ) Total virtual pins 0 Total memory bits 0 / 920,448 ( 0 % ) DSP block 9-bit elements 0 / 48 ( 0 % ) Total PLLs 0 / 6 ( 0 % ) Total DLLs 0 / 2 ( 0 % ) Device EP1S10F484C5 Timing Models Final 改进型资源使用情况： Flow Status Successful - Wed Sep 25 09:29