数字电路与数字电子技术课后答案第九章.docVIP

第9章 存储器和可编程器件 用ROM实现下列代码转换 （1）8421BCD码转换成余3码 （2）余3码转换成5421BCD码 解： （1）8421BCD码转换成余3码 1 列出真值表 2 画出ROM点阵图 图P9.A1 ( 1 ) （2）余3码转换成5421BCD码 1 列出真值表 2 画出ROM点阵图 图P9.A1 ( 2 ) 2. 用ROM和PLA实现下列多输出函数 F1 =++ F2 =++ F3 =+++ F4 =（++）（++）+ 解： （1）用ROM实现 首先将函数均表示成最小项之和的形式 F1 =++=Σm (3,7,8,11,12) F2 =++=Σm (2,3,4,5,6,7,8,9,10,11,12,13,14,15) F3 =+++=Σm (1,2,4,5,6,7,8,9,10,11,13,14) F4 =（++）（++）+=Σm (0,1,2,4,5,6,7,9,12,13,14,15) 画出ROM点阵图 图P9.A2 ( 1 ) （2）PLA实现 首先将函数化简为最简与或式 图P9.A2 ( 1 ) (a ) F1 =++ F2 =++ F3 =+++ F4 =+++ 画出PLA点阵图 图P9.A2 ( 2 ) ( b ) 3. 用PLA重做题1 解： 用PLA实现逻辑函数，需将函数化简为最简与或式。 （1）8421BCD码转换成余3码 1 列出真值表：真值表同题1（1）。 化简后 W =++ X =++ Y =+ Z = 2 画出阵列图 图P9.A3 ( 1 ) （2）余3码转换成5421BCD码 1 列出真值表：真值表同题1（2）。 化简后 B5 = B4 =+ B2 =++ B1 =+ 图P9.A3 ( 2 ) ( a ) 2 画出阵列图 图P9.A3 ( 2 ) ( b ) 4. 用PLA实现全减器，画出阵列图 解： （1）列出真值表，将函数化简为最简与或式 图P9.A4 ( 1 ) S =+++ C0 =++ （2）画出阵列图 图P9.A4 ( 2 ) 5. 用组合PLA及触发器设计5421BCD的21进制计数器及7段显示译码电路，画出阵列图。 解： (1) 设计5421BCD码的21进制计数器。 图P9.A5 ( 1 ) J4= K4= Q3 J3 = Q2= Q1 J2 = K2 = Q1 J1 = K3 =1 K1 =1 (2) 设计7段显示译码电路 图P9.A5 ( 2 ) a = Q4+Q2+ b = +Q3+Q2 c = Q4++Q1 d =+ Q4+ Q2Q1 e =+ Q4Q1 f =+ Q4Q1 g = Q3+ Q4+ Q2Q1+Q2 (3)画出阵列图 图P9.A5 ( 3 ) 6. 完成ROM的扩展. 将2561ROM扩展为10241ROM 将2561ROM扩展为2568ROM 将2561ROM扩展为10248ROM 解: 这是字扩展，28=256，210=1024，需4片2561ROM，地址线由8条增至10条，其扩展电路如下： 图P9.A6 ( 1 ) 这是位扩展，地址线仍为8条，需8片2561ROM，其扩展电路如下： 图P9.A6 ( 2 ) 这是字,位同时扩展，需要4组2568ROM组成10248ROM，共需32片2561ROM,10条地址线,其扩展电路如下： 图P9.A6 ( 3 ) 7.比较PROM,PLA,GAL,FPGA可编程器件各自的特点. 解:参看教材. 8.试分析如图P9.1所示的可变模值,复位为0的同步计数器的PLA阵列图. 图P9.1 解: 求出中间变量T的函数式,从给定的PLA阵列图中得知： T=Q1+X1+Q2+ X2+Q3+ X3+Q4+ X4 = (X1Q1)+ (X2Q2)+ (X3Q3)+ (X4Q4) 当X4,X3,X2,X1的取值与Q4,Q3,Q2,Q1的状态值相等时T=0，不等时T=1. 求各触发器的激励函数式，从给定的PLA阵列中得知： J1=T， K1 = T+=1； J2 = TQ1， K2 = TQ1+= Q1+； J3 = TQ2Q1， K3 = TQ2Q1+= Q2Q1+； J4 = T Q3Q2Q1， K4 = TQ3Q2Q1+= Q3Q2Q1+； 若当T= 0时，则有 J1 = 0 J2 = 0 J3 = 0 J4 = 0 K1 =1 K2=1 K3=1 K4=1 当CP脉冲到来时，不论各触发器的现态为何值，计数器均复位为0. 若当T = 1时，则有 J1