TFP510视频芯片中文版.doc

TFP510 一．综述： 1. 封装：64-Pin TQFP 2. 支持从VGA到UXGA的分辨率（25MHZ到165MHZ的像素速率） 3. 通用图形控制器接口（可使TFP510与最普便使用的显卡进行无缝连接） 支持12位双沿和24位单沿输入模式。 可调1.1V—1.8V以及标准3.3V的 CMOS输入信号电压。 支持单端和全差分输入时钟模式。 4. 管脚与Sil164和Sil168兼容。 二．引脚封装及功能描述图： 引脚封装图 功能块图 三．引脚功能描述： 名称 编号 I/O 功能描述 DATA[23:12] 36–47 输入 24位像素总线的高12位 在24位单沿输入模式下（BSEL＝high）,此总线输入24位像素的高12位。 在12位双沿输入模式下（BSEL＝low），这些引脚不用于像素输入。该模式下DATA[23:16]的状态被输入到I2C寄存器CFG。这能使图形控制器通过I2C接口读取8位用户配置数据。 注意：输入时不用的引脚要接GND或VDD DATA[11:0] 50–55, 58–63 输入 24位像素总线的低12位/12位像素总线输入 在24位单沿输入模式下（BSEL＝high），该总线输入24位像素的低12位。 在12位双沿输入模式下（BSEL＝low），该总线在每一个时钟锁存沿（无论上升沿还是下降沿）输入1/2个像素（共12位）。 DE 2 输入 数据使能端。在任一给定时钟周期中，DE信号决定发送器是编码像素数据还是控制数据。 当DE＝high，发送器编码DATA[23:0]的像素数据。 当在消隐期（DE＝low），发送器编码HSYNC, VSYNC, and CTL[3:1]控制信号。 DK3 6 MDA/DK2 7 MCL/DK1 8 输入/输出 此三输入端口支持3.3V CMOS信号电压，都含弱下拉电阻，故若不连接，默认为低电平。对此三个多功能端口的输入操作取决于ISEL（引脚13）输入的设置。 当I2C总线禁用时（ISEL＝0），此三引脚为去歪斜输入，DK[3：1]用于调整像素数据DATA[23：0]相对于输入时钟IDCK±的建立和保持时间。 当I2C总线启用时（ISEL＝1），MDA和MCL为用于I2C接口连接用于DHCP的密钥EEPROM的开漏引脚。这种情况下，MCL为内在时钟信号，MDA为内在数据信号。DK3不用于此模式，当用于EEPROM I2C接口时引脚7,8需要一个5k?的电阻连接VDD HSYNC 4 输入 水平同步输入 IDCK– 56 IDCK+ 57 输入 差分时钟输入。TFP510既支持单端也支持全差分时钟输入模式。 在单端时钟输入模式中，IDCK+（57引脚）应连接于单端时钟源，而且IDCK-（56引脚）应接地。 在差分时钟输入模式中，TFP510使用IDCK+和IDCK-信号的交叉点做为锁存输入数据（包括DATA[23:0]，DE， HSYNC，和VSYNC）的时间参考。差分时钟输入模式仅用于信号低摆幅模式中。 VSYNC 5 输入 垂直同步输入 BSEL/SCL 15 输入/输出 输入总线选择/I2C时钟输入。该端口的使用取决于I2C接口是启用还是禁用。该端口只能接3.3V电压。 当I2C禁用时（ISEL＝0），将该端口置于高电平会启用24位单沿输入模式，而若将该端口置于低电平则会启用12位双沿输入模式。 当I2C启用时（ISEL＝1）,该引脚的功能是I2C的时钟输入。这种情况下，该引脚胡需要一个外部5k?连VDD的上拉电阻的开漏输出。 DSEL/SDA 14 输入/输出 DSEL/I2C数据。该端口的使用取决于I2C接口是启用还是禁用。该端口只能接3.3V电压。 当I2C禁用时（ISEL＝0），该引脚和BSEL和VREF一起被用来选择单端或差分时钟模式。 当I2C启用时（ISEL＝1），该引脚为I2C的双向数据链。这种情况下，该引脚胡需要一个外部5k?连VDD的上拉电阻的开漏输出。 EDGE/HTPLG 9 输入 边沿选择/热插拨输入。该端口的使用取决于I2C接口是启用还是禁用。该端口只能接3.3V电压。 当I2C禁用时（ISEL＝0），将该端口置于高电平，则在输入时钟IDCK+的上升沿进行锁存。而若将该端口置于低电平，则在输入时钟IDCK+的下降沿进行锁存。这种情况对于单端或是差分输入时钟模式都适用。 当I2C