量测数值分析和讨论1模拟电路板设计.PDFVIP

第三章 量測數值分析和討論 3-1 模擬電路板設計 由第二章的討論中得知, 當數位電路在切換時, 如果在電源 導體或 Ground Plane 電流迴路有微電感時, 就會產生一個非理 想電流迴路,進而在 Power Plane或 Ground Plane 中產生 Delta-I Noise (SSN),間接產生電磁干擾. 其中會有二個重要技巧可以解 決此問題, 一為降低電流迴路中的電感 (本文只針對電源導線之 電感做討論), 二為利用去耦合電容將電流迴路縮短或面積減少. 為了減少不同參數和雜訊影響到模擬結果, 我們採用一個非 常簡單線路, 一個乾電池, LDO 加振盪頻率產生器和四層板.沒有 任何其它雜訊干擾源,只有振盪頻率產生器會產生模擬測試時之 雜訊. 此模擬線路是一個以9V乾電池為電源, 利用Maxim 8718低壓 降穩壓器(Low Dropout Voltage R egulator, LDO)[13], 將 9V轉 成為 5V的 Power 提供振盪頻率之電源. 利用ICS501 CMOS Clock [14],當成模擬數位線路切換元件,模擬雜訊的產生. 21 在佈線堆疊的考量上, 四層印刷電路板如圖 3.1 所示. Layer 1 Top Layer 2 IN 1 GND Layer 3 IN 2 Power Layer 4 Bottom 圖 3.1印刷電路板之堆疊 印刷電路板(PCB) 為一個四層板, 板層為TOP, Ground, Power, Bottom 如圖 3-1. 板厚為 1.2mm. 印刷電路板的尺寸長為 218 mm , 寬為 140 mm. 元件以放在 Top , Clock 的輸出以 4.7pF 電容短路 到地, 振盪頻率為57.272MHz 輸出. 所有元件是放在 Top 層 , Ground 是一個完整的 Ground Plane, Power Plane 是一個完整的 5V 電源, 以提供 ICS501 CMOS 之電源, 內部兩層分別為 Power Plane 和 Ground plane 模擬電 磁干擾和輻射. 於角落離板邊 2 mm 處放置測點,做為量測 SSN 之用. 22 此模擬線路如圖 3.2 J1為接9V乾電池之連接器,U1為MAX8718 LDO將電池之9V轉 換成 5V,提供給 U2 頻率振盪器之電源,C7,C8,C40,C41 and C9為 去耦合電容將電流迴路降低之功能. PWRSRC +5VRUN U1 J1 1 1 8 1 IN OUT 2 2 1 C1 C2 C3 6