第三章存储器(新1).pptVIP

软件学院·计算机组织与结构 第3章 存储系统 第一章 计算机系统概论 第二章 运算方法和运算器 第三章 存储系统 第四章 指令系统 第五章 中央处理器 第六章 总线系统 第七章 外围设备 第八章 输入输出系统 第3章 存储系统 3.1 存储器概述 3.2 随机读写存储器 3.3 只读存储器和闪速存储器 3.4 高速存储器 3.5 cache存储器 3.6 虚拟存储器 3.7 存储保护 3.1.1 存储器分类 半导体存储器：用半导体器件组成的存储器 磁表面存储器：用磁性材料做成的存储器 3.1.2 存储器的分级结构 寄存器 微处理器内部的存储单元 高速缓存（Cache） 完全用硬件实现主存储器的速度提高 主存储器 存放当前运行程序和数据，采用半导体存储器构成 辅助存储器 磁记录或光记录方式 磁盘或光盘形式存放可读可写或只读内容 以外设方式连接和访问 存储访问的局部性原理 分级结构解决存储器件的容量、速度和价格矛盾 出色效率来源于存储器访问的局部性原理： 处理器访问存储器时，所访问的存储单元在一段时间内都趋向于一个较小的连续区域中 空间局部：紧邻被访问单元的地方也将被访问 时间局部：刚被访问的单元很快将再次被访问 程序运行过程中，绝大多数情况都能够直接从快速的存储器中获取指令和读写数据；当需要从慢速的下层存储器获取指令或数据时，每次都将一个程序段或一个较大数据块读入上层存储器，后续操作就可以直接访问快速的上层存储器 3.1.3 主存储器的技术指标 存储容量 主存存储容量：以字节B（Byte）为基本单位 半导体存储器芯片：以位b （Bit）为基本单位 存储容量以210＝1024规律表达KB，MB，GB和TB 厂商常以103＝1000规律表达KB，MB，GB和TB 存取时间（访问时间） 发出读/写命令到数据传输操作完成所经历的时间 存取周期 两次存储器访问所允许的最小时间间隔 存取周期大于等于存取时间 存储器带宽（数据传输速率） 单位时间里存储器所存取的信息量 3.2 随机读写存储器 SRAM（静态RAM：Static RAM） 以触发器为基本存储单元 不需要额外的刷新电路 速度快，但集成度低，功耗和价格较高 DRAM（动态RAM：Dynamic RAM） 以单个MOS管为基本存储单元 要不断进行刷新（Refresh）操作 集成度高、价格低、功耗小，但速度较SRAM慢 NVRAM（非易失RAM：Non-Volatile RAM） 带有后备电池的SRAM芯片 断电后由电池维持供电 3.2.1 SRAM存储器 6个开关管组成一个存储元，存储一位信息 N(=1/4/8/16/32)个存储元组成一个存储单元 存储器芯片的大量存储单元构成存储体 存储器芯片结构： 存储单元数×每个存储单元的数据位数 ＝2M×N＝芯片的存储容量 M＝芯片地址线的个数 N＝数据线的个数 6264 SRAM芯片 28脚双列直插（DIP） 芯片容量：64K位 存储结构：8K×8 13个地址线A12～A0 8个数据线D7～D0 控制引脚 片选：CS1*，CS2 读控制：OE* 写控制：WE* 无连接NC SRAM的控制信号 片选（CS*或CE*） 片选有效，才可以对芯片进行读/写操作 无效时，数据引脚呈现高阻状态，并可降低功耗 读控制（OE*） 芯片被选中有效，数据输出到数据引脚 对应存储器读MEMR* 写控制（WE*） 芯片被选中的前提下，若有效，将数据写入 对应存储器写MEMW* 静态MOS存储器-SRAM RAM结构与地址译码—字结构或单译码方式 （1）结构： (A) 存储容量Ｍ=Ｗ行×b列； (B) 阵列的每一行对应一个字； (C) 每一列对应字线中的一位； (D) 存储器的地址不分组，只用一组地址译码器。 （2）字结构是2度存储器：只需使用具有两个功能端的基本存储电路：字线和位线 （3）优点：结构简单，速度快：适用于小容量M （4）缺点：外围电路多、成本昂贵，结构不合理结构。 静态MOS存储器 静态MOS存储器 RAM结构与地址译码—位结构或双译码方式 （1） 结构： (A) 容量：N（字）×b（位）的RAM，把每个字的同一位组织在一个存储片上，每片是N×1；再把b 片并列连接，组成一个N×b的存储体，就构成一个位结构的存储器。 (B) 在每一个N×1存储片中，字数Ｎ被当作基本存储电路的个数。若把N＝２n 个基本存储电路排列成Nx行与Ny列的存储阵列，把CPU送来的n位选择地址按行和列两个方向划分成nx 和ny 两组，经行和列方 向译码器，分别选择驱动行线Ｘ与列线Ｙ。 (C) 采用双译码结构，可以减少选择线的数目。 （3）优：驱动电路节省