第04章集成触发器.pptVIP

* 现在状态和下一状态是相对于输入变化而言的，在某一个时刻输入变化后电路进入的下一状态，对于下一次输入变化而言，就是触发器的现在状态。即下一状态是对某一时刻而言的，过了这个时刻就应看作现在状态。 * 63/index.php 4.5.1 基本工作原理 1. 逻辑符号 2. 特征方程 JK触发器的功能表 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 3. 功能表 RＤ、SＤ：异步置0、置1 4.5.1 基本工作原理 0 1 状态 0 状态 1 状态转换图 4. 状态图 J=1 K= ? K=1 J= ? J=0 K=? K=0 J=? 特征方程 4.5.1 基本工作原理 主从JK触发器输出波形 主从JK触发器的特征方程： JK触发器的功能表 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 4.5.2 主从JK触发器的一次翻转问题 CP＝1期间 原因：主触发器的输入取自于从触发器的输出。 结论：在CP＝1 期间，J K 信号出现使 Q 变位 Q 的组合，则CP下降时 Q ＝ Q 。 假设Q从n ＝0，则主触发器： S主 R主 Qn+1 0 0 Qn 1 0 1 主 主 4.5.2 主从JK触发器的一次翻转问题 4.5.3 异步置0置1输入 集成JK触发器状态转换时刻除了受时钟控制外，还可以受异步置0/置1输入端RD和SD控制，使触发器在任何时刻被强迫置0或置1，而与当时的CP、J、K值无关。由于它们的作用与时钟无关，所以称为异步置位输入。 表4.5.1 具有异步置0置1输入的JK触发器功能表 SD RD CP J K Q Q 4.5.3 异步置0置1输入 带有异步置0置1输入的JK触发器波形 应用举例 [例] 下图是用主从JK触发器构成的信号检测电路，检测CP高电平期间 u是否有输入脉冲，若CP、u的波形如图所示，画出输出Q的波形。 Q JK触发器的功能表 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 4.6 集成边沿触发器 主从触发: 在时钟下降沿改变状态, 在时钟有效期间对外开放. 边沿触发: 只在时钟信号的某一边沿（CP↑或CP↓）对输入信号作出响应并引起状态变化。 只有时钟有效边沿附近的输入信号才真正有效，其它时间的输入不影响触发器的输出，因而提高了抗干扰能力。 边沿触发的实现： 利用逻辑门的延迟实现边沿触发; 利用内部反馈, 维持?阻塞电路; 4.6.1 负边沿JK触发器 边沿触发原理 CP=0期间, 两个与非门被封锁, S=R=1 触发器输出保持不变. CP=1期间, JK信号可进入与非门， 但触发器处于自锁状态。 此时 R S 跟随 J K 变化。 4.6.1 负边沿JK触发器 CP=1 ? 0, 触发器解除自锁，由于 与非门的延迟作用，此时的 RS信号决定触发器状态变化。 结论: 只有时钟信号下降沿前JK值 才起作用，实现边沿触发. 边沿触发原理 应用举例 [例] 下图是一个由负边沿JK触发器组成的单脉冲发生器，按钮S每按下一次(不论时间长短)，就在Q1输出一个宽度一定的脉冲，试根据给定的CP和J1的波形画出Q1和Q2的波形。 JK触发器的功能表 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 稳态时： 按下后：S=1，触发器II复位信号撤销 J1: 0?1 I II Q1 Q2 4.6.2 维持?阻塞D触发器 D触发器的边沿触发原理 CP=?, 电路实现D触发器的功能 CP=0期间, 与非门3、4被封锁 触发器输出保持不变. CP=1期间，电路处于维持－阻塞状态 此期间, 触发器输出保持不变. 结论: 只有时钟信号上升沿前的D值 才起作用, 是正边沿触发. 维持?阻塞原理 4.6.2 维持?阻塞D触发器 正边沿型D触发器的功能表 表 正边沿型D触发器功能表 4.6.3 JK触发器和D触发器的实际产品 几种JK触发器的特性 4.6.3 J