第三讲静态存储器.pptVIP

一、概述 二、举例 三、主存容量的扩展 5.2.3、静态存储器 【例2】 静态存储器字、位扩展 * * 5.2.3 静态存储器 主讲教师: 曹万苍 一、概述 看教学计算机系统的存储器实际组成的例子。该存储器的容量为 4096 个字，每个字的字长为 16 位。存储器芯片选用 有 2048 个存储单元、每个存储单元由 8 位组成的静态存储器芯片LS6116，为此，必须用两个芯实现 由 2048 个存储单元扩展容量到 4096个存储单元（字扩展），再用两个芯实现 由 8 位长度扩展长度到 16 位字长（位扩展），共用 4 片芯片。 为访问 2048 个存储单元，需要使用11位地址，应把地址总线的低11位地址送到每个存储器芯片的地址引脚； 对地址总线的高位部分进行译码，产生的译码信号送到相应的存储器芯片的片选信号引脚 /CS，用于选择让哪一个地址范围内的存储器芯片工作，保证不同存储器芯片在时间上以互斥方式（分时）运行。 还要向存储器芯片提供读写控制信号 /WE，以区分是读、还是写操作，/WE信号为高电平是读，为低是写。 二、例如 6管SRAM记忆单元电路 用双稳态触发器来存储一位二进制信息0或1。 ① 保存信息：字线为低； 触发器与位线断开 ② 写入操作： 字线为高。写“1”时，位线I/O为高， 为低电位；写“0”时， 为高，I/O为低。 ③ 读出操作：字线为高；若存“1”，I/O上输出高电平。若存“0”， 上输出高电平 三、 主存容量的扩展 当一个存储器芯片容量不能满足主存容量的要求时，需要用多个芯片来构成主存系统，即对存储体进行扩展。 1、位扩展（位并连法） 仅在位数方向扩展，存储器芯片的字数和主存系统的字数是一致的。对存储器芯片无片选要求，即存储器芯片的片选信号端可直接连接为有效信号。各存储芯片地址线、读/写控制信号都并连在一起，数据线分别连接到数据总线的相应位。 扩展条件：设目标容量为M字×N位，存储器芯片容量为 m字 ×n位，M＝m ，Nn，则需要的存储器芯片数＝N/n。 【例】用64K×1的SRAM芯片组成64K×8的存储器 三、 主存容量的扩展（续） 2、字扩展（地址串联法） 仅在字数方向扩展，位数不变，由片选信号区分各个存储器芯片。高位地址线经过译码器或直接作为芯片的片选信号，选择各存储器芯片。低位地址线作为片内地址线，选择芯片内的各存储单元。 各存储芯片的读/写控制信号和数据线都并联在一起，每个芯片可单独提供N位数据。 扩展条件：设目标容量为M字×N位，存储器芯片容量为 m字×n位，Mm ，N＝n，则需要的存储器芯片数＝M/m。 三、 主存容量的扩展（续） 【例】用16K×8的SRAM芯片组成64K×8存储器 三、 主存容量的扩展（续） 四片SRAM芯片的地址分配为： C000H~FFFFH 0 0 … 0 ? 1 1 --- 1 1 1 SRAM芯片＃3 8000H~BFFFH 0 0 … 0 ? 1 1 --- 1 1 0 SRAM芯片＃2 4000H~7FFFH 0 0 … 0 ? 1 1 --- 1 0 1 SRAM芯片＃1 0000H~3FFFH 0 0 … 0 ? 1 1 --- 1 0 0 SRAM芯片＃0 地址范围 A13 A8 … A0 A15 A14 芯片编号 三、 主存容量的扩展（续） 3、字位同时扩展 在字数方向和位数方向上同时扩展，是前两种扩展的组合。各存储芯片的低位地址线并联，高位地址线经译码器译码后连接到各芯片的片选信号。各芯片的数据线分别连接到数据总线的相应位。各存储芯片读/写控制信号都并连在一起。 扩展条件：目标容量为M字×N位，存储器芯片容量为m字×n位，Mm ，Nn，则需要的存储器芯片数＝（M/m）×（N/n） 三、 主存容量的扩展（续） 【例1】用16K×4芯片组成64K×8存储器 三、 主存容量的扩展（续） 地址总线低11 位 高位地址译码给出片选信号 /CS0 /CS1 高八位数据 低八位数据 /WE 2K * 8 bit 2K * 8 bit 2K * 8 bit 2K * 8 bit 译码器 * *