计算机系统结构试卷A_2007.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
计算机系统结构试卷A_2007

2007-2008 1 计算机系统结构 信息科学技术学院 计算机科学与技术 (答案写在答题纸上,写在试题纸上无效) 一、填空题(共25分,每空1分) 1、通常可以将计算机系统的结构划分为7个层次:应用层、 、 、操作系统层、 、微体系结构层、数字逻辑层。 2、按照Michael Flynn对计算机系统结构的分类方法,计算、单指令流多数据流SIMD、多指令流MISD、 5、 的输出状态只取决于当前输入信号的状态,与过去的输入信号的状态无关; 的输出状态不仅和当前的输入信号的状态有关,还与以前的输入信号的状态有关。 6、十进制数39转换为二进制数是 ,转换为十六进制数是 。 7、十进制数-68的原码是 ,反码是 ,补码是 (用八位二进制编码表示)。 8、当指令采用立即数寻址方式时,所需的操作数位于 ,当指令采用寄存器寻址方式时,所需的操作数位于 ,当指令采用直接寻址方式时,所需的操作数位于 。 9、所谓 是指控制信号由硬件逻辑电路实时产生;所谓 是指控制信号事先已经保存在控制存储器中,使用时由控制存储器读出。 10、流水线中的相关可以分为三种类型: 、 、 。 11、半导体存储器可以分为 和只读存储器ROM两大类。 二、解释下列概念(共15分,每小题3分) 1、计算机体系结构 2、寻址方式 3、虚拟存储器 4、处理机的数据路径 5、计算机流水线 三、简答题(共30分,每小题5分) 1、简述组合逻辑电路的设计方法。 2、输入/输出传输控制方式中的程序中断传送方式的基本原理是什么? 3、多周期处理机的设计思想是什么? 4、常用的存储器扩展方法有哪些? 5、指令次序重组的思想是什么?循环体展开的思想是什么? 6、计算机流水线有哪些特点? 四、计算题(共15分,每小题5分) 1、假定某个处理机在执行某个程序时,各种指令出现的频率和执行该种指令所需的时钟周期数如下表所示: 指令类型 指令出现的频率 执行周期数 存储器访问指令 30% 5 整数加减指令 20% 2 整数乘除指令 5% 4 逻辑操作指令 15% 1 移位指令 10% 1 转移指令 20% 2 (1)试计算平均的CPI。 (2)假定时钟周期为10ns,计算MIPS。(保留2位小数) 2、设CACHE的访问时间为5ns,主存的访问时间为50ns,若要求CACHE-主存系统的平均访问时间为7.5ns,则CACHE的命中率应该达到多少? 3、下面数据是符合IEEE754浮点标准的单精度浮点数: 101010000000000000000000 试求其表示的十进制数值。 五、设计题(共15分,第1小题7分,第2小题8分) 1、设计一位全加器,其外部端口描述如下:a、b为数据输入信号,ci为从低位产生的进位输入信号,s为输出的和,co为向高位产生的进位输出信号。试求s和co的逻辑表达式,并画出电路图。 2、试设计一个具有两个读端口、一个写端口,包括16个16位寄存器的寄存器堆,其外部端口描述如下:RD115:0是第一个读端口的数据输出端,RA13:0是第一个读端口的地址输入端;RD215:0是第二个读端口的数据输出端,RA23:0是第二个读端口的地址输入端;WD15:0是写端口的数据输入端,WA3:0是写端口的地址输入端,WE是写使能信号,当WE=1时,写操作有效,否则无效;CLK为时钟信号。假设可用的设计构件有16位寄存器(它有一个数据读出端和一个数据写入端、还有一个写入使能端、时钟输入端。)、16位的16选1选通器、4-16译码器、2输入与门。要求说明设计方法并画出电路图。 1 2 拟题人: 校对人: 拟题学院(系): 适 用 专 业: 学年 学期 课程考试试题A

文档评论(0)

xcs88858 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:8130065136000003

1亿VIP精品文档

相关文档