电子技术基础实验报告二.docVIP

贵州大学实验报告 学院： 专业： 班级： 姓名 学号 实验组 实验时间 2012.4.17 指导教师 成绩 实验项目名称 数据选择器及图形设计的方法 实验目的 学习数据选择器的设计。 进一步了解、熟悉和掌握FPGA开发软件QUARTUSⅡ的使用方法。 学会使用Vector Wave波形仿真和分析。 学会使用QUARTUSⅡ的图形设计。 实验原理 数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器，它的作用相当于多个输入的单刀多掷开关。 输入 输出 使能 A2 A1 A0 Y 1 0 0 0 0 0 0 0 0 X X X 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 D0 D1 D2 D3 D4 D5 D6 D7 需要有一组8bit的可变输入作为输入数据和3bit控制数据选择位以及1bit的使能位。 实验仪器 软件：Altera QUARTUSⅡ9.0集成开发环境 实验步骤及内容 新建工程，取名为mux8_1 新建设计文件，选择File|New,在New对话框中选择Device Desgin Files下的Verilog File,单击OK，完成新建设计文件。 输入源文件，程序如下： module mux8_1(DOUT,A,D0,D1,D2,D3,D4,D5,D6,D7,CS); input [2:0] A;//定义输入信号 wire [2:0] A;//定义内部结点信号数据类型 input D0; input D1; input D2; input D3; input D4; input D5; input D6; input D7; input CS; wire CS; output DOUT;//定义输出信号 reg DOUT; always @(CS or D0 or D1 or D2 or D3 or D4 or D5 or D6 or D7) //过程块结构，以下是逻辑功能描述部分 begin if (CS==1) DOUT=0; else case(A) //输入，输出对应的情况，即为行为描述语句 3b000 : DOUT = D0; 3b001 : DOUT = D1; 3b010 : DOUT = D2; 3b011 : DOUT = D3; 3b100 : DOUT = D4; 3b101 : DOUT = D5; 3b110 : DOUT = D6; 3b111 : DOUT = D7; default : DOUT = 1; endcase end endmodule//结尾语句 为设计源码生成图形设计文件，在Quartus11中点击File菜单，在Create/Update中点击Create Symbol file for Current file,这时Quartus11会检查verilog源码是否有错误，没有错误的话就会为这个设计源码生成一个带外围接口的图形。 在Quartus11新建图形设计文件，点击File菜单下的New,选择Block Diagram/Schematic File,点击OK。 在新建的图形设计文件中看到有很多小点，在随意的一个地方双击鼠标左键，会弹出，打开Project会出现一个Mux8_1,在右侧栏同时会显示它的顶层图形，这个图形就是在第4步，Quartus11为源码生成的图形文件，点击OK，用鼠标把图形符号拖动到刚才新建的带小点的文件中，从这个图形符号可以看出，VHDL源码中port部分全部显示出来，左边的是输入接口，右侧的是输出接口。现在需要做的是把这些输入和输出接口与FPGA片外的管脚连接在一起，首先要把这些输入输出接口从FPGA片内引出来。还是在空白处双击鼠标左键，弹出界面，在Name框里输入input,会出现input引脚的界