第章VHDL设计进阶演示课件.pptVIP

第5章 VHDL设计进阶;第5章 VHDL设计进阶;第5章 VHDL设计进阶 ;标识符是VHDL语言中各种成分的名称，这些成分包括常量、变量、信号、端口、子程序或参数等。定义标识符需要遵循以下规则： l???????? 有效的字符：包括26个大小写英文字母，数字0～9以及下划线“_”。 l???????? 任何标识符必须以英文字母开头。 l???????? 必须是单一下划线“_”，且其前后都必须有英文字母或数字。 l???????? 标识符中的英文字母不分大小写。 l???????? 允许包含图形符号（如回车符、换行符等），也允许包含空格符。 l???????? VHDL的保留字不能用于作为标识符使用。 ;以下是几种合法和非法标识符的示例。 合法的标识符：Decoder_1，FFT，abc123。 非法的标识符： _Decoder_1 --起始为非英文字母 2 FET --起始为数字 Not-RST --符号“-”不能作为标识符的构成 RyY_RST_ --标识符的最后不能是下划线 Data_ _BUS --标识符中不能有双下划线 Begin --关键词不能作为标识符 resΩ --使用了无效字符“Ω”;下标名用于指示数组型变量或信号的某一元素，而下标段名则用于指示数组型变量或信号的某一段元素，其语句格式如下： 数组类型信号名或变量名（表达式l［TO/DOWNTO 表达式2］）； 下面是下标名及下标段名使用示例： SIGNAL a， b， c：BIT_VECTOR（0 TO 7）； SIGNAL m： INTEGER RANGE 0 TO 3； SIGNAL y，z：BIT； y＜=a（m）；--m是不可计算型下标表示 z＜=b(3)； --3是可计算型下标表示 c（0 TO 3）＜＝a（4 TO 7）；--以段的方式进行赋值 c（4 TO 7）＜= a（0 TO 3）；--以段的方式进行赋值 ;常量的定义形式如下： CONSTANT 常量名：数据类型[：=表达式]； 例如： CONSTANT fbt：STD_LOGIC_VECTOR ：=“010110”； --标准位矢类型 CONSTANT vcc：REAL：=5.0； --实数类型 CONSTANT dely：TIME：=25ns； --时间类型 常量定义语句所允许的设计单元有实体、结构体、程序包、块、进程和子程序。 ;定义变量的语法格式如下： VARIABLE 变量名：数据类型[：=初始值]； 例如： VARIABLE a ：INTEGER RANGE 0 TO 15； VARIABLE b,c : INTEGER:=2； VARIABLE d ：STD_LOGIC； 变量赋值的一般表达式如下： 目标变量名：=表达式； 变量作为局部量，其适用范围仅限于定义了变量的进程或子程序的顺序语句中 ;数据类型的转换 函数转换法(P114:例5-1);在VHDL语言中的类型标记转换法是直接使用类型名进行数据类型的转换，这与高级语言中的强制类型转换类似。其语句格式如下： 数据类型标志符（表达式）； 下面几个语句说明了标记类型转换的例子。 VARIABLE a:INTEGER; VARIABLE b:REAL; a:=INTEGER(b); b:=REAL(a); (常数转换法) 数据类型限定（P115）;4、VHDL操作符 ;SRL ;? ? ? 关系操作符 ;逻辑操作符 ? ;表5－3　VHDL操作符优先级 ;例5-2: 逻辑运算VHDL描述(p118);变量赋值语句和信号赋值语句的语法格式如下： 变量赋值目标 ：=赋值源； 信号赋值目标 〈=赋值源； ;例5-6：… SIGNAL s1，s2：STD_LOGIC； SIGNAL svec:STD_LOGIC_VECTOR（0 TO 3）; … PROCESS(s1，s2) VARIABLE v1，v2：STD_LOGIC; BEGIN v1:=’1’； --立即将变量v1置位为1 v2:=’1’; --立即将变量v2置位为1 s1=’1’; --信号s1被赋值为1 s2=’1’; --由于在本进程中，这里的s2不是最后一个赋值语句故不作任何赋值操作