第章时序逻辑电路习题演示课件.pptVIP

时序逻辑电路习题 一、时序逻辑电路的基本概念 二、一般时序逻辑电路的分析和设计 三、寄存器和移存器 四、计数器 五、序列码发生器和顺序脉冲发生器 5.7 5.37 例1 5.12 (1) 例2 5.38 5.15 5.18 5.30 5.25 六、习题讲解 5.3 5.5 5.9 5.14 5.16 5.17 5.26 5.28 5.31 5.32 5.35 5.2 试画出用MSI移存器74194构成8位串行—并行码的转换电路。 74194: M0M1=10 输出右移 用两片74194和一个D触发器构成。 用两片74194和一个D触发器构成。 5.3 5.3 试分析题图电路，画出状态转移图并说明有无自 启动性。 状态转移表 à 1 1 1 à 0 0 0 该电路具有自启动性。 状态转移图 000 001 010 101 100 011 111 110 有效循环 Q 3 Q 2 Q 1 验证自启动性 5.5 试用DFF设计一个如图示状态图的同步计数器。 能自启 代入 验证自启动性 注意：此题未考虑输出信号的设计！如何设计？ 若不考虑系统 的自启动性, 则可直接画出 J3K3, J2K2,J1K1 的共6个K图, 并进行化简, 可得: 方法2： 直接求激励 Q n+1 = Q n 5.12 用四个D触发器设计以下电路： （1）异步二进制加法计数器； 加法计数器 减法计数器 加法计数器 减法计数器 同步计数器 TFF 异步计数器 T FF ￠ 1 1 T = 1 CP CP = 同步二进制加法器 同步二进制减法器 异步二进制加法计数器 异步二进制减法计数器 异步二进制加法器 异步二进制减法器 5.14 试写出图中各电路的状态转移表。 解： CR:异步清零 M=10 LD:同步置数 M=8 由状态转移表知，7CP?时状态为1111，8CP?同步置数，即模长M=8. 5.15 写出图电路的状态转移表及模长M=? 5.16 试分析图计数器分频比为多少？ 或 M = 16×4 +12= 76 即分频比 fCP : fZ = 76:1 两片74161采用异步级联方式，反馈状态为： (0100 1100)2 = (4C)H = 76 利用异步清0端CR，完成整体清零，得M=76。 5.17 试用74161设计能按8421BCD译码显示的0~59计 数的60分频电路。 1. 模长 MN 进制的任意进制计数器 2. 模长 MN 进制的任意进制计数器 清(复)0 反馈置数 同步级联： N 2 进制计数器 异步级联： N1?N2 进制计数器 置0 置最小数 置最大数 同步置数 74161/163 74160 异步置数 7490 74190 异步清0 74161,74160 同步清0 74163 CR LD ②计数方式 ①方案选择 CR 清(复)0 LD 反馈置数 M=6 M=10 M=6 M=10 8421BCD 8421BCD 74161 异 步 置 零 74161 异 步 清 零 74160 同 步 置 最 小 数 M=6 M=10 74161 同 步 置 最 小 数 M=6 M=10 8421BCD 8421BCD M=6 M=10 74161 同 步 置 最 大 数 M=6 M=10 74160 同 步 置 最 大 数 8421BCD 8421BCD 74160 8421BCD 74161 自然二进制码 区别 同步整体置零：M=60，即(59)10=2 自然二进制码 自然二进制码 区别 同步整体置最小数：256?M=256?60=196=2 同步整体置最大数 : M=60，即(58)10=2 必须？ 自然二进制码 自然二进制码 M=M1×M2=63 5.18 试分析图示计数器的分频比为多少？ M1=16?9=7 M2=16?7