微机原理课件第10章09.pptVIP

微型计算机系统 原理及应用 主讲：孟庆申 河北师范大学物理科学与信息工程学院 电子信息工程系 第10章 并行接口芯片 INTEA PC6 PC7 PC3 PA7～PA0 INTRA PC4.5 I/O D7～D0 （PC6） 方式1（A口） INTEB PC2 PC1 PC0 PB7～PB0 INTRB D7～D0 （PC2） 方式1（B口） 8255A 方式1输出逻辑组态 用于输出时的联络信号: : 外设的响应信号（低电平有效），当外设取走并且处理完8255A的数据后发出的响应信号。 : 输出缓冲器满信号。当CPU把一数据写入8255A锁存器后有效。可用来通知外设开始接受数据。 INTR : 中断请求信号，高电平有效。在外设处理完一组数据，发出 脉冲后，使 变高（表示输出寄存器空），然后在 变高后使INTR有效，申请中断，进入下一次输出过程。CPU在中断服务中，把数据写入8255A，写入以后使 有效，起动外设工作。 注意 是一个电平信号，对于需要一个负脉冲才能工作的外设不能直接与此信号相接。 * * 本章主要内容 10 . 2 方式选择 10 . 3 方式0 的功能 10 . 1 可编程的并行输入/输出接口芯片8255A的结构 10 . 4 方式1 的功能 10 . 5 方式2 的功能 10 . 6 8255A 应用举例 第十章 并行接口芯片 为了便于CPU与接口电路交换信息，接口电路应具有输入输出数据的锁存器和缓冲器，要有状态和控制命令寄存器、中断信号等。 为了便于接口电路与外设传输信息，接口电路与外设间要有选通、应答信号。 并行接口电路通常应具有的主要部件 ① 　两个或两个以上的具有锁存器或缓冲器的数据端口； ④ 片选和控制电路； ③ 通常每个数据端口还具有能用中断方式与CPU交换信息所必需的电路。 ② 每个数据端口都有与CPU用查询方式交换信息所必需的控制和状态信息，也有与外设交换信息所必需的选通、应答等控制和状态信息； ⑤ 通常这类接口芯片可用程序选择数据端口，选择端口的传送方向，选择与CPU交换信息的方法(查询或中断)等。 10.1 可编程的并行输入、输出接口芯片8255A-5 的结构 8255A的结构 1． 与外设的接口部分(数据端口A、B、C) 8255A-5有端口A、端口B、端口C三个。每个端口都是8位，可以作为输入或输出。 1）端口A 一个8位数据输出锁存和缓冲器，一个8位数据输入锁存器。 A组 控制 B组 控制 DB 缓冲 读/写 控制 RESET A1 A0 D0-7 PC7-PC4 PC3-PC0 内部逻辑 外设接口 PA7-PA0 PB7-PB0 8位内部数据总线 A组 A(8) B组 B(8) A组 C上 (4) B组 C下 (4) WR RD CS Intel 8255A-5的结构方框图 (2) 端口B 一个8位数据输出锁存和缓冲器，一个8位数据输入锁存器。 (3)端口C 一个8位数据输出锁存／缓冲器，一个8位数据输入缓冲器。 2． 8255的内部控制逻辑(A组和B组控制电路) 　　它们有控制寄存器接受CPU的控制命令字，据此决定各个端口的工作方式，也可以根据CPU的命令字对端口C的每一位实现按位“复位”或“置位”。 3． 与CPU的接口部分 (1) 数据总线缓冲器 (2) 读／写和控制逻辑 4．控制信号功能 (1) 片选信号 (2) 读信号，它控制8255送出数据或状态信息到CPU。 (3) 写信号，它控制把CPU输出的数据或命令写到8255。 (4) RESET 复位信号，它清除控制寄存器并置所有端口为输入方式。 5．端口寻址 　 8255除A口、B口和C口外还有一个控制寄存器端口，通过地址总线的最低两位来进行选择。 A1 A0 操作 0 　 0 0 1 0 0 1 0 1 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0