- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
[经济学]第七章 半导体存储器
第七章 半导体存储器 §7-1 概述 ROM 由制造工艺分: §7-2 只读存储器ROM §7-3 随机存储器RAM §7-4 存储器容量的扩展 * * 7-1 概述 7-2 只读存储器ROM 7-3 随机存储器RAM §7-4 存储器容量的扩展 §7-5 用存储器实现组合逻辑函数 随机存储器(Random Access Memory RAM) 半导体存储器能存储大量二值信息,是数字系统不可缺少的部分 1、衡量指标 存储速度 只读存储器(Read-Only Memory ROM) 存储量=存储单元数×每个单元的位数(或数据线位数) 2、种类 掩模ROM 可编程ROM:PROM (Programable ROM) 可擦除可编程ROM:EPROM (Erasable PROM) 电可擦除可编程EEPROM/E2PROM:(Eclectically Erasable PROM) RAM 静态RAM:SRAM 动态RAM:DRAM 双极型 MOS型 §7-2-1 掩模只读存储器ROM 根据用户要求专门设计的掩模板把数据:“固化”在ROM中 电路结构 地址输入 存储矩阵 地址译码器 输出缓冲器 数据输出 地址译码器:将输出的地址代码翻译成相应的控制信号,把指定单元选 出,其数据送输出缓冲器 输出缓冲器 提高存储器带负载的能力 实现输出状态三态控制,与系统总线连接 例1 2位地址输入,4位地址输出,二极管存储器 A1A0:两位地址代码,能指定四个不同地址 地址译码器:将四个地址译成W0?W3四个高电平输出信号 A1 A0 W0 W1 W2 W3 0 0 0 1 0 0 1 1 0 0 1 0 1 1 0 0 1 0 0 0 1 0 0 0 D3 D2 D1 D0 1 1 0 0 0 1 1 1 0 1 1 0 0 1 0 1 存储矩阵:二极管编码器 W0=1 EN=0 W1=1 EN=0 W2=1 EN=0 W3=1 EN=0 输出缓冲器:提高带负载能力 数据表为: D3 D2 D1 D0 1 1 0 0 0 1 1 1 0 1 1 0 0 1 0 1 A1 A0 0 0 0 1 1 0 1 1 位线 地址线 字线 两个概念: 存储矩阵的每个交叉点是一个“存储单元”,存储单元中有器件存入 “1”,无器件存入“0” 存储器的容量:“字数 x 位数” §7-3-1 静态随机存储器RAM 电路结构 地址输入 存储矩阵 行地址译码 读 写 控 制 I/O 地址译码器:行地址译码选出一行,列地址译码选出一列(或几列) 列地址译码 地址输入 CS R/W CS=0 片选有效,可进行读写 R/w=1 执行读操作 R/w=0 执行写操作 2114RAM(1024×4位) §7-4-1 位扩展方式 8片1024×1位的RAM,构成1024×8位的RAM §7-4-2 字扩展方式 4片256×8位的RAM,构成1024×8位的RAM A9 A8 0 0 Y0=0 A7A6A5A4A3A2A1A0 000000000 ……CS=0 字线 0?255 0 1 Y1=0 …… 000000000256?511 1 0 Y2=0 000000000 ……512?767 1 1 Y3=0 000000000 ……768?1023 字位扩展方式 【例】用1K×4位RAM扩展成一个4K×8位存储器 用8片1K×4位RAM芯片,经字位扩展构成的存储器 D3 D2 D1 D0 1 1 0 0 0 1 1 1 0 1 1 0 0 1 0 1 A1 A0 0 0 0 1 1 0 1 1 §7-5 用存储器实现组合逻辑函数 ROM的数据表如下:如果将A1、A2作为数据的输入逻辑变量, D3 、 D2、 D1、 D0作为输出逻辑变量。则D3 、 D2、 D1、 D0就是一组A1、A0的组合逻辑函数。 例7.5.1 用ROM设计八段字符译码器,以输入地址A3A2A1A0为DCBA,以输出数据D0D1……D7作为a,b,……,g,h *
文档评论(0)