技术热点串扰与封装引脚排布.pdfVIP

高速芯片封装的引脚排布和扇出设计 吴枫 信号完整性工程师 英特尔亚太研发有限公司 免责声明 • 在性能测试中使用的软件及其负载可能为英特尔微处理器的性能进 行了优化。诸如SYSmark和MobileMark等测试均系基于特定计 算机系统、硬件、软件、操作系统及功能，上述任何要素的变动都 有可能导致测试结果的变化。请参考其他信息及性能测试（包括结 合其他产品使用时的运行性能）以对目标产品进行全面评估。 • 更多信息敬请登陆/performance 主要内容 • 高速串行接口对封装引脚排布设计的挑战 • 如何得到一个优化的封装引脚排布？ • 流程：硅片-封装-电路板的协同设计与优化 • 技术热点 ：串扰与封装引脚排布 • 结论 高速串行接口的发展趋势 • 系统对IO带宽的渴求是高速串行接口速率不断提高的原动力 系统总带 XAUI 10Gbase-KR 100Gbase-KR4 宽需求