dsp硬件系统设计PPT.ppt

* DSP硬件系统设计 LF240x/240xA DSP所具有的哈佛总线结构、高速并行处理能力、低功耗以及丰富的片内资源使得它在智能化仪器仪表、网络电话、DVD播放、机器人工业自动化控制以及电机自动控制等领域得到了广泛的应用。 DSP硬件系统设计的一般步骤 3.3V和5V混合逻辑系统设计 电源转换电路设计 时钟及复位电路设计 外部数据存储器和程序存储器的扩展 实现片选的基本方法 JTAG仿真接口设计 总线驱动及I/O接口电路扩充设计 DSP的串行通信接口技术 DSP与A/D、D/A的接口 DSP硬件系统设计 一、DSP硬件系统设计的一般步骤 1、根据系统要求选择合适的DSP芯片 运算速度、运算精度、DSP芯片所提供的片内资源、芯片的开发工具及开发难易程度、功耗、质量标准、供货情况、生命周期等方面考虑 2、根据系统要求选择外围芯片 如复位芯片、电源转换芯片、存储器、时钟芯片等。 应选择市场上的主流和常用芯片 3、电平问题 4、原理图设计 5、设计印制电路板图（PCB) 一、DSP硬件系统设计的一般步骤 二、3.3V和5V混合逻辑系统设计 1、各种电平转换标准 2、3.3V和5V器件接口的四种情况 二、3.3V和5V混合逻辑系统设计 电源芯片的选择： 1、输入电压和输出电压。 2、输出电流，也就是输出功率 3、转换效率 4、成本和空间 三、电源转换电路设计 三、电源转换电路设计 此处以TPS7333为例给出电源设计电路，其输入电压5V,输出电压3.3V ,输出最大电流500mA 在连接DSP的电源引脚时，应该遵循下面的原则： 1、在电源引脚和相应的电源地之间采用容值大小不同的电容并联进行电源滤波，一般容值相差100倍左右。 2、通常采用多层板技术来降低电源干扰。 三、电源转换电路设计 四、时钟及复位电路设计 时钟电路设计 设计中需考虑的问题： 1、频率 2、信号电平 3、时钟的沿特性 4、驱动能力 5、采用有源晶振还是无源晶振 四、时钟及复位电路设计 用户布线时，应确保由时钟走线、芯片以及旁路电容组成的回路区域尽可能地 小，时钟走线尽可能地短且直，以减少电磁干扰，同时避免高频噪声的干扰 复位电路设计 TMS320LF240x/240xA系列DSP为低电平复位， TMS320LF2407A内部带有复位电路，因此可以直接在RS复位引脚外面接一个10K的上拉电阻。 复位电路的设计方法： 1、专用芯片 2、RC电路法 四、时钟及复位电路设计 四、时钟及复位电路设计 都具有上电复位和手动复位的功能 五、外部数据存储器和程序存储器的扩展 六、实现片选的基本方法 DSP对外部存储器和外部功能器件的片选方法有两种：线选法和译码选通法 1、线选法： 适用于扩展芯片不多的系统： 优点是电路简单、使用方便、但可扩展的芯片数量有限，地址空间可能也不连续 2、译码选通法： 译码选通法适用于扩展更多芯片，以组成较大应用系统。其做法是把DSP的一些地址线和控制线作为地址译码器的输入，通过译码产生更多的片选信号去选通外部数据存储器、程序存储器和I/O口。 六、实现片选的基本方法 六、实现片选的基本方法 七、JTAG仿真接口设计 八、总线驱动及I/O接口电路扩充设计 总线驱动电路： LF240x/240xA DSP数据总线驱动能力为4mA,地址总线驱动能力为2mA。在总线负载较重的情况下，应使用总线缓冲器增强驱动能力。 总线驱动电路 74LVTH245驱 动能力可达32mA I/O接口电路扩充设计： 方法： 1、采用TTL电路或CMOS电路的三态缓冲器、触发器和锁存器等构成简单I/O口 2、采用通用I/O集成芯片或可编程逻辑器件构成外部I/O口 在进行简单设计时，应遵循“输入三态、输出锁存”与总线相连的设计原则，即输入口可使用三态缓冲器或带有三态输出的锁存器，而输出口只能使用锁存器，否则将无法保留所送信号。 八、总线驱动及I/O接口电路扩充设计 *