电子技术综合设计与实践-实践报告.doc

课 程 设 计 课程名称 电子技术综合设计与实践 题目名称 数字钟 学生学院 自动化学院 专业班级 电子信息科学与技术 学 号 3113001502 学生姓名 李洪超 指导教师 尹明 2015 年 9 月 5 日  目 录 1 设计任务目的与要求 2 1.1 设计目的 2 1.2 设计要求 2 2 模块及其原理介绍 2 2.1 分频模块 2 2.2 计时模块 2 2.3 校时模块 2 2.4 显示模块 3 3 设计方案 3 3.1 基本原理框图 3 3.2 分频器 3 3.3 计数部分 4 3.4 校时部分 5 3.5译码和显示 5 3.6电路总图 6 4 实验结果与数据分析 6 4.1 测试正常计时功能 6 4.2 测试校时功能 6 5 结论与问题讨论 6 参考文献 7 1 设计任务目的与要求 设计目的 （1）熟练运用数字系统的设计方法进行数字系统的设计。 按要求设计一个数字钟。 设计要求 （1）要求显示秒、分、时，可以完成00:00:00到23:59:59的计时功能。 （2）可校时，可调零。 2 模块及其原理介绍 2.1 分频模块 分频模块使用的是QuartusⅡ中自带的可设置的计数器：lpm_counter（在本实验中分别需要一个24位和25位的lpm_counter），其输出的carry_out为我们所需要的时钟信号。由于DE2板上只能选择27MHZ和50MHz的时钟输入，为了便于分频，选择了50MHZ的时钟。通过分频后，分别得到约为1.49HZ的时钟作为计数器的时钟输入，约为2.98HZ作为校时电路的时钟输入。 2.2 计时模块 计时电路：由计时部分、数据选择器和译码器（因数据选择器和译码器部分涉及到其他模块，所以在下文另作解释）组成，它是数字钟的关键部分。 计时部分：由两个六十进制（用于计分和秒）和一个二十四进制（用于计小时）计数器组成，其中六十进制计数器由六进制计数器和十进制计数器组成（皆采用了74160芯片）；二十四进制的小时计数器由三进制计数器和十进制计数器得到，为了实现二十四进制，做出以下设置：当小时的个位为“2”，小时的十位为“4”时，对两个计数器同时进行清零。当各个计数器处于正常计时状态时，得到的时钟是1.49HZ的脉冲。 2.3 校时模块 由计数器的计数过程可知，正常计数时，当秒计数器（六十进制）计数到59时，再来一个脉冲，则计数器清零，重新开始新一轮的计数，同时通过一个二输入的与非门，实现当秒的十位为“6”时，输出的信号由高电平变为低电平，在下一个周期时又回到高电平，从而得到一个上升沿作为分的个位计数器的计数脉冲，使其计数一次。现在，为了加入校 时功能，我们增加了2选1的数据选择器。调分部分：把秒计数器给的计数信号和一个频率为的脉冲信号同时接到一个2选1的数据选择器的两个数据输入端，而位选信号则接一个拨动开关。当拨动开关不拨下去时（即为0），数据选择器将秒计数器的计数信号给到分的个位计数器，此时，计数器正常工作；当拨动开关拨下去时（即为1），数据选择器将另外一个信号作为分计数器的计数脉冲，使其计数频率加快，当达到正确时间时，把拨动开关上拨回到正常工作状态，从而达到调分的目的。调时部分也采用类似的方法。 2.4 显示模块 数据选择器：解决显示问题。所采用6个数据选择器，分别对应秒的十位和个位，分的十位和个位，时的十位和个位。 译码器：用7447芯片，它为BDC码-七段译码器。 显示器件：采用了七段 BCD数码管。 3 设计方案 3.1 基本原理框图 数字钟的基本原理框图 3.2 分频器 分频器1： 分频器2： 3.3 计数部分 60进制计数器：构成秒和分的时钟计时 24进制计数器：构成小时的时钟计时 3.4 校时部分 3.5译码和显示 3.6电路总图 数字钟电路设计总图 4 实验结果与数据分析 4.1 测试正常计时功能 下载到DE2教学开发板上后，数字钟开始工作，能够显示时分秒和两个“—”共8个位的显示，检查到每个为的进制正常，秒到分和分到时的进位功能也正常实现。 4.2 测试校时功能 在分配管脚时，设置了作为第一个二选一数据选择器S处INPUT连接拨动开光SW2，设置了作为第二个二选一数据选择器S处INPUT连接拨动开光SW3。拨动调分的开关SW2，分的个位开始以更快的频率进行计数，调分功能实现。拨动调分的开关S