[工学]28086系统结构.ppt

1 微机原理及应用讲稿 2.指令执行部件EU（Exection Unit) 例：将801FH和9923H相加，说明其标志位状态 解： 1000 0000 0001 1111 1001 1001 0010 0011 + 各标志位在DEBUG中的表示符合 2-2 8086引脚及其功能 8086有两种工作模式 一种是最小工作模式 用于单机系统，系统所需的控制信号全部由8086直接提供。 一种是最大工作模式 用于多处理机系统，系统所需的控制信号由总线控制器8288提供 一.8086/8088在最小模式中引脚定义 8086外部引脚图 二. 最大模式引脚定义不作要求 2-3 8088/8086的存储器组织 本章结束 本章主要知识点 8086CPU由哪两部分组成？主要功能是什么？ 8086有哪些主要的寄存器？各寄存器的用途。 PSW寄存器的各位的定义？ 8086/8088最小模式下各主要引脚的定义，主要是三总线的定义。 8086与8088CPU的主要区别？ 本章主要知识点 8086CPU是如何分段的？ 物理地址与逻辑地址的概念，如何形成物理地址？ 8086存储器的分体结构如何理解？ 堆栈的概念，栈底，栈顶，概念？入栈，出栈的操作过程？ 指令周期，总线周期和时钟周期的概念；系统复位的条件；主要寄存器复位后的状态。注意：PSW, CS，IP寄存器 例题，课后习题 选择题， 判断题，填空题，简答题 Example: 1.??关于8086CPU的描述，不正确的是 。 A. 片外地址总线是20位的 B. 有4个段寄存器 C. 内部寄存器是16位的 D. 片外数据总线是8位的 2. 8086CPU在复位之后重新启动时，从内存 处开始执行指令。 ??? A. 00000H??? B. FFFFFH??? C. 0000FH??????? D. FFFF0H 一、存储器地址的分段 矛盾：存储器地址空间1MB，20bit地址线；内部各寄存器和数据总线均为16bit。 1.存储器地址的分段 解决方法：将整个存储器分为若干个逻辑段，每段内地址16bit，即最多地址空间64KB。 允许各逻辑段在整个存储空间浮动，段与段之间可以是连续的，也可以是分开的或重叠的。 00000H 逻辑段2=64KB 逻辑段1起点 逻辑段2起点 逻辑段3起点 逻辑段4起点 FFFFFH 逻辑段1=64KB 逻辑段4=64KB 逻辑段3=64KB 每个段的首地址称为“段基址”， “段基址”必须能被16整除（XXXX0H）。 程序执行前，分别对相应的段寄存器CS，DS，SS，ES置“段基址”，若程序长度大于64KB，则可通过对CS送新的“段基址”将程序转移到新段中。 段与段之间可以是连续的，也可以是分开或重叠的 任何存储单元的实际地址都由段地址和段内偏移地址组成 逻辑地址：由段基址和偏移地址组成，都是16位无符号数，在程序设计中使用的地址；如：1000H：1234H 2. 20位物理地址的形成 物理地址：信息在存储器中实际存放的地址； 对给定的任一存储单元，有两部分逻辑地址： 段基址（段地址）——由CS，DS，SS，ES决定 段内偏移地址（段内有效地址）——（该单元相对于段基址的距离） 段地址 0000 段内有效地址 + 0000 物理地址(20bit) 16bit 16bit 20bit 物理地址＝段基址*16＋偏移地址 3. 逻辑地址的来源； 操作类型 隐含段地址 替换段地址 偏移地址 取指令 CS 无 IP 堆栈操作 SS 无 SP BP间址 SS CS、DS、ES EA 存/取操作数 DS CS、SS、ES EA 源字符串 DS CS、SS、ES S