[工学]EDA课件第三章_1.pptVIP

下载本文档

3
0
约小于1千字
约 44页
2018-02-13 发布于浙江
举报
版权申诉

[工学]EDA课件第三章_1.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

[工学]EDA课件第三章_1

重点内容： VHDL程序基本结构 VHDL基本词法与基本语句;一、硬件描述语言概述 ;;;Verilog; VHDL和Verilog的比较 ;3.2 VHDL的基本结构;3.2 VHDL的基本结构; 库（Library）是经编译后的数据的集合，它存放包集合定义、实体定义、构造体定义和配置定义。;一、库和程序包;关于IEEE库;VHDL语言设计的基本单元及其构成;基本单元举例 ;实体说明 ;ENTITY、IS、PORT、IN、OUT和END为关键字； ENTITY...END之间表示实体内容； kxor表示实体的名称，即电路的符号名； PORT——端口（引脚）信息关键字，描述了信号的流向； IN——输入模式； OUT——输出模式； std_logic表示信号取值的类型为标准逻辑。;1、类属参数说明 ;2、端口说明 ;(1) 端口名 ;(2) 端口方向 ;(2) 端口方向（续） ; OUT与BUFFER在定义输出端口时的区别 ;(3) 数据类型 ;(4) 端口说明举例1 ;(5) 端口说明举例2 ;3.2.4 构造体 ;实体与构造体的关系：;构造体的具体结构;1、构??体名称的命名;2、定义语句;3、结构体的功能描述方式;并行处理语句结构;构造体的子结构描述;BLOCK语句的结构;1、BLOCK语句的结构举例;2、 BLOCK块和子原理图的关系;3、BLOCK中语句的并发性;PROCESS语句的结构;1、PROCESS语句的结构举例;2、PROCESS中语句的顺序性;3、PROCESS的启动;SUBPROGRAM语句的结构;1、过程语句的结构;过程结构中语句的顺序性;2、函数语句的结构