高阶掩码防护的设计实现安全性研究.PDFVIP

第 卷 第 期 ４１ ２ 　 　　 　　 　　 　　 Ｖｏｌ．４１ Ｎｏ．２ 年 月 ２０１８ ２ ＣＨＩＮＥＳＥＪＯＵＲＮＡＬＯＦＣＯＭＰＵＴＥＲＳ Ｆｅｂ．２０１８ 　 高阶掩码防护的设计实现安全性研究 １） １） １） ２） ３） １） 李延斌 唐 明 李煜光 胡晓波 彭 敏 张焕国 　 　 　 　 　 　 　 １）（武汉大学计算机学院 武汉 ４３００７２） 　 　 ２）（电力芯片设计分析国家电网公司重点实验室 北京 １０２２００） 　 　 ３）（国网新疆电力公司检修公司 乌鲁木齐 ８３００６３） 　 　 摘 要 掩码对抗方案自提出以来，从一阶对抗逐渐发展至高阶对抗阶段，安全性及通用性也不断提高 最早的一 ． 　 　 阶掩码方案主要针对ＤＥＳ算法提出，而后出现的一阶掩码方案则大多以 ＡＥＳ为防护目标，并针对于不同的软硬件 平台，同时不断减少时间和空间耗费 在追求更高安全性的同时，高阶掩码方案也不断朝着通用化的方向发展，主 ． 要工作在于设计通用化的 盒掩码方案，保证可应用于任何 盒设计且可抵抗任意阶侧信道攻击 高阶掩码方案 Ｓ Ｓ ． 已被普遍接受为一种算法级可证明安全的侧信道防护方法，出现以 ＩＳＷ安全性框架为代表的理论安全性证明，以 及在此框架下的任意阶掩码方案 然而面向侧信道分析，密码算法设计实现的安全性无法仅仅基于算法安全，针对 ． 《 这种掩码方案理论安全与实际安全间的差距， 与 于 年提出面向硬件设计的安全性掩码方案，但 Ｒｏｃｈｅ Ｐｒｏｕｆｆ ２０１１ 该方案无法运用于已有高阶掩码设计，只是对 和 在 上提出的 方案进行硬件级安全 Ｒｉｖａｉｎ Ｐｒｏｕｆｆ ＣＨＥＳ２０１０ ＲｉｖＰ ２ ３ 性实现 同时，以实现 阶安全的有限域乘法为例，实现需要加法和乘法的执行次数由 （ ）增加到 （ ），由于增 ． 犱 计 犗犱 犗犱 加过多的设计资源而对执行效率有较大的影响，降低了方案的实用性 在高效安全的硬件设计平台上，首先，作者 ． 分析由于时延不同导致的 有可能泄露敏感信息 相比于组合逻辑设计，时序设计下的电路不会产生降阶泄