[工学]612 闹钟系统的设计.ppt

6.12 闹钟系统的设计 6.12.11 闹钟系统的设计要求及设计思路 要求设计一个带闹钟功能的24小时计时器，计时器的外观如图6.14所示。 该计时器设计要求完成如下功能： (1) 计时功能：这是本计时器设计的基本功能，每隔一分钟计时一次，并在显示屏上显示当前时间。 (2) 闹钟功能：如果当前时间与设置的闹钟时间相同，则扬声器发出蜂鸣声。 (3) 设置新的计时器时间：用户用数字键‘0’～‘9’输入新的时间，然后按 TIME键确认。 (4) 设置新的闹钟时间：用户用数字键“0”～“9”输入新的时间，然后按“ALARM”键确认。过程与(3)类似。 (5) 显示所设置的闹钟时间：在正常计时显示状态下，用户直接按下“ALARM”键，则已设置的闹钟时间将显示在显示屏上。 6.12.2 闹钟系统的控制器的设计 1．设计思路 控制器命名为ALARM_CONTROLLER，其外部端口如图6.15所示。各端口的作用如下： (1) CLK为外部时钟信号，RESET为复位信号。 (2) 当KEY为高电平(KEY= 1)时，表示用户按下数字键(“0”～“9”)。 (3) 当ALARM_BUTTON为高电平时，表示用户按下“ALARM”键。 (4) 当TIME_BUTTON为高电平时，表示用户按下“TIME”键。 (5) 当LOAD_NEW_A为高电平时，控制(闹钟时间寄存器)加载新的闹钟时间值。 (6) 当LOAD_NEW_C为高电平时，控制(时钟计数器)设置新的时间值。 (7) 当SHOW_NEW_TIME为高电平时，控制(七段数码显示电路)显示新的时间值，即用户通过数字键输入的时间；否则，当SHOW_NEW_TIME为低电平时，根据SHOW_A信号的值控制显示当前时间或闹钟时间。 根据设计要求及端口设置，需要五个状态来实现： S0：表示电路初态即正常时钟计数状态，完成前面设计功能 (1) 的工作。 S1：接收键盘输入状态。在状态S0时用户按下数字键后进入此状态。在此状态下，显示屏上显示的是用户键入的数字。 S2：设置新的闹钟时间。在状态S1时用户按下ALARM键后进入此状态。 S3：设置新的计时器时间。在状态S1时用户按下TIME键后进入此状态。 S4：显示闹钟时间。在状态S0时用户直接按下ALARM键后进入此状态。 在此状态下，显示屏上显示的是所设置的闹钟时间。注意：在此状态下，用户按下ALARM键后，显示屏上保持显示闹钟时间，经过一段时间以后，再返回状态S0显示计时器时间。相应的状态转换及控制如表6.1所示。 表6.1中没有显式说明的控制信号赋值，表示信号的值为 零。例如在状态S0，当信号KEY =‘1’时，SHOW_NEW_TIME信号的赋值为‘1’，而其他信号LOAD_NEW_A、LOAD_NEW_C和SHOW_A的值此时都赋为‘0’。另外，表中关于“超时”判断处理的处理细节见VHDL源程序中的有关部分。 2．VHDL源程序 --整个设计中将要用到的程序包定义程序P_ALARM.VHD LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; PACKAGE P_ALARM IS SUBTYPE T_DIGITAL IS INTEGER RANGE 0 TO 9; SUBTYPE T_SHORT IS INTEGER RANGE 0 TO 65535; TYPE T_CLOCK_TIME IS ARRAY (3 DOWNTO 0) OF T_DIGITAL; TYPE T_DISPLAY IS ARRAY (3 DOWNTO 0) OF STD_LOGIC_VECTOR(6 DOWNTO 0); TYPE SEG7 IS ARRAY (0 TO 9) OF STD_LOGIC_VECTOR(6 DOWNTO 0); CONSTANT SEVEN_SEG: SEG7 := ( TYPE KEYPAD9 I