[工学]第7章存储系统.ppt

内容简介 存储系统的层次结构 高速缓冲存储器（cache） 虚拟存储器 相联存储器 存储保护 1 第7章 存储系统 Embedded System Lab. 7.1 存储系统的层次结构 三级存储系统及其存取方式 主存储器（内存）的特点 采取随机存取方式 工作速度快 具有较大的存储容量 外存储器 信息组织采取文件、数据块结构，采用顺序存取方式 顺序存取存储器（SAM） 直接存取存储器（DAM） 具有很大的存储容量，价格/位低 长久保存 许多外存储器的记录介质 具有机械机构，可靠性低于半导体存储器，需校验 2 Embedded System Lab. Cache(高速缓冲存储器) 主-辅存层次满足了存储器的大容量和低成本需求。 在速度方面，计算机的主存和CPU一直保持了大约一个数量级的差距。显然这个差距限制了CPU速度潜力的发挥。 设置高速缓冲存储器(cache)是解决存取速度的重要方法。在CPU和主存中间设置高速缓冲存储器，构成高速缓存(cache)-主存层次，要求cache在速度上能跟得上CPU的要求。 cache-主存间的地址映像和调度吸取了比它较早出现的主-辅存存储层次的技术，不同的是因其速度要求高，不是由软、硬件结合而完全由硬件来实现。 从CPU的角度看，cache-主存层次的速度接近于cache，容量与每位价格则接近于主存。因此，解决了速度与成本之间的矛盾。 7.1 存储系统的层次结构 3 Embedded System Lab. cache容量最小，辅存容量最大 各层次中存放的内容都可以在下一层次中找到。 这种多层次结构已成为现代计算机的典型存储结构。 三层次存储系统 7.2 高速缓冲存储器(cache) 主要概念 cache存储器工作原理 采用cache的依据 cache的基本结构 工作原理 地址映像、替换算法 cache与主存的一致性问题 cache存储器组织 cache存储器举例 多层次cache存储器 5 Embedded System Lab. 主要概念 用途：解决CPU与主存之间的速度匹配 片内Cache 片外Cache Cache理论依据：程序与数据的局部性（时间、空间局部性） 访问命中：要访问的内容在Cache时 6 结构 Embedded System Lab. 7.2.1 cache存储器工作原理 对存储器访问的局部性 cache的基本结构 cache与主存的一致性问题 7 Embedded System Lab. 对存储器访问的局部性 局部性~对局部范围的存储器地址频繁访问，而对此范围以外的地址则访问甚少。 对程序的访问局部性 在一个较短的时间间隔内，地址往往集中在存储器逻辑地址空间的很小范围内。程序地址的分布本来就是连续的，再加上循环程序段和子程序段要重复执行多次，因此，对程序地址的访问就自然地具有相对集中的倾向。 对数据的访问局部性 数组的存储和访问以及工作单元的选择都可以使存储器地址相对集中。 8 Embedded System Lab. 7.2.1 cache存储器工作原理 Cache~根据局部性原理，可以在主存和CPU之间设置一个高速的容量相对较小的存储器，如果当前正在执行的程序和数据存放在这个存储器中，当程序运行时，不必从主存储器取指令和取数据，而访问这个高速存储器即可，所以提高了程序运行速度，这个存储器称作高速缓冲存储器(cache)。 cache存储器介于CPU和主存之间，它的工作速度数倍于主存，全部功能由硬件实现，并且对程序员是透明的 9 Embedded System Lab. Cache存储器工作原理 cache的基本结构 10 采用主存与cache分块映像方法 若主存：2n个单元，B个字节/块，则 块数：M=2n/B Embedded System Lab. cache的“效率” cache的容量和块的大小~是影响cache的效率的重要因素。通常用“命中率”来测量cache的效率。 命中率~指CPU所要访问的信息在cache中的比率 失效率~将所要访问的信息不在cache中的比率 一般来说，cache的存储容量比主存的容量小得多，但不能太小，太小会使命中率太低； 也没有必要过大，过大不仅会增加成本，而且当容量超过一定值后，命中率随容量的增加将不会有明显地增长。 但随着芯片价格的下降，cache的容量还是不断增大，已由几十K发展到几百K字节，甚至达到几M字节。 Cache存储器工作原理 11 Embedded System Lab. 替换策略或替换算法 替换 在从主存读出新的字块调入cache存储器时，如果遇到cache存储器中相应的位置已被其他字块占有，那么就必须去掉一个旧的字块，让位于一个新的字块。 替换算法 这种替换应该遵循一定的规则，最好能使被