数电课件-第六章 时序逻辑电路2.pptVIP

一、同步二进制计数器 器件实例：4位同步二进制计数器74LS161 原理：多位二进制数做递减运算时，最低位，每减1一次都要翻转，其它位，若该位以下皆为0时，则该位翻转。 通过控制时钟端实现的双时钟可逆计数器:74LS193 ①加法计数器 基本原理：在四位二进制计数器基础上修改，如果从0000开始计数，当计到1001时，则下一个计数脉冲输入后，电路状态回到0000。 器件实例：同步十进制加计数器74160 ②减法计数器 基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行了。 ③同步十进制可逆计数器 与同步二进制可逆计数器基本原理一致，只是电路仅用到0000~1001的十个状态。 实例器件 单时钟：74LS190，芯片的引脚排列和功能与74LS191相同。 双时钟：74192 例：将十进制计数器74160接成六进制计数器 置数法： 置数法： a.并行进位方式：用同一个CLK，低位片的进位输出作为高位片的工作状态控制信号（如74160的EP和ET） 例：用74160接成一百进制 例：用74160接成一百进制 采用整体置零和整体置数法： 先将两片接成一个进制数 大于 M 的计数器 然后再采用整体置零或整体置数的方法 例：用74160接成二十九进制 例：用74160接成二十九进制 例：用74160接成二十九进制 例：用74160接成二十九进制 例：用74160接成二十九进制 例：用74160接成二十九进制 状态转换图 改进：能自启动的4位环形计数器 状态转换图 1、不能自启动 改进：能自启动的扭环形计数器 例：将十进制计数器74160接成六进制计数器 74160的LD’采用同步方式，因此在电路的0101状态下，译码出0送入LD’，同时令D3D2D1D0=0000，则下一个上升沿到达时，电路的状态将被置成0000。 没用的1001，C失去作用 例：将十进制计数器74160接成六进制计数器 想办法将1001这个状态包含到电路有效状态中去： 在0100状态下译出0送入LD’，并令D3D2D1D0=1001，则电路的下一个状态为1001，此时进位C输出为1，电路的有效状态仍为6个，每经过6个脉冲C输出一个进位 2. N M ①M=N1×N2 先用前面的方法分别接成N1和N2两个计数器。 将N1和N2级连： b.串行进位方式：低位片的进位输出作为高位片的CLK，两片始终同时处于计数状态 并行进位法 当（1）计到1001时，C输出1，（2）开始计数，状态增加1，当下个CLK上升沿到达时，（1）回到0000，（2）停止计数； （1）始终处于计数状态； 每经过十个脉冲（1）从0000-1001循环一次，（2）增加1。 串行进位法 当(1)计到1001时，C输出1，(2)的CLK输入0， （1）、（2）都工作在计数状态； 每经过十个脉冲(1)从0000-1001循环一次，(2)增加1 下一个CLK的上升沿到达后，(1)回到0000，C回到0，(2)的CLK输入变回1(正跳变)，(2)计入0001。 ②M不可分解(素数) 该方法更具一般性 首先将两片74160连成100进制计数器 整体置零 （异步） 采用整体置零或整体置数的方法，将百进制计数器连成二十九进制计数器 计数状态应为0到28，74160的置零为异步方式，因此应该在计到29时，译出一个低电平信号，输入到两片的RD’。 整体置零 （异步） 采用整体置零或整体置数的方法，将百进制计数器连成二十九进制计数器 计数状态应为0到28，74160的置零为异步方式，因此应该在计到29时，译出一个低电平信号，输入到两片的RD’。 进位信号，应该从28的这个状态译出(G2)。 整体置零 （异步） 采用整体置零或整体置数的方法，将百进制计数器连成二十九进制计数器 计数状态应为0到28，74160的置零为异步方式，因此应该在计到29时，译出一个低电平信号，输入到两片的RD’。 进位信号，应该从28的这个状态译出(G2)。 低电平有效 采用整体置零或整体置数的方法，将百进制计数器连成二十九进制计数器 74160的预置数控制为同步方式，因此在计到28时，译出一个低电平信号，输入到两片的LD’。 整体置数 （同步） 采用整体置零或整体置数的方法，将百进制计数器连成二十九进制计数器 74160的预置数控制为同步方式，因此在计到28时，译出一个低电平信号，输入到两片的LD’。 整体置数 （同步） 进位信号也可从该门引出，低电平有效. 同步方式无需过渡状态，可靠性高于异步方式