传输技术52.doc

码速调整原理 比特调整是通过改变输入支路的码流速度（通过插入/去除比特），达到统一各支路的频率（码流速率），以适应同步复接的要求。 由于比特的插入是随机的，因此，调整后的码流破坏了原支路的帧的完整性，因此，在合成码流中无法提取某一支路信息。这时称复接设备对支路信息的传输是透明的。 优点：对支路信息的要求低，保密性好 缺点：不能上下支路，网络管理困难。 5．2．1 帧结构 信控比ric 注：这里的帧为复接后的高次群帧，与原支路中的帧无任何关系。 信息位 I，是支路的所有 bit(如一次群中各路信码及同步、信令、告警等)， 附加的非信息位也称控制位。 是由同步 F，调整指示 J和调整位 x，y等组成。 如果有一个非信息位就有 n个信息位，其帧结构可简化为： 附加位 信息位 1 N 分析表明，非信息位在帧内所占的比例是区分调整方向的重要参数。 例如：在不考虑容差的情况下，4个2048kb／s码流经过码速调整．以＝2112Kb／s进行同步复接其中插入的非信息位为2112kb／S-2048b／s=64kb／S。则信息位与非信息位之比，即信控比 ric为 (5. 2 - 1) 每个支路中有32个信码 I就有 1个非信码作为控制位。如果在帧内以两个连续的码字作为控制位，紧接着必为64个信息码元。 虽然已加上控制数字 J1、J2，x和 y，帧长增加到原帧长的三倍，信息与控制数字的比值 ric，仍为32。 J1、J2称作调整控制位，或调整指示码，表示时钟是否偏离预定的门限以及偏差的方向。如，按表4．2．1确定 J1，J2的逻辑状态。 码速调整的概念 信控比代表固定插入，这种插入是为了适应多支路的不同频率都可以有调整余地而建立的一个调整平台。 码速调整是指，在这种平台上，如果某个输入或输出支路频率发生变化时，系统如何调整，实现复接系统的无损失传输。 标准时钟运行 频率偏差运行 假定，写入时钟高于读出时钟速率，由于无法控制支路输入信息，唯一的办法是提高读出过程的速率。多余的信息是通过读出存储器在控制时隙 Y内传输得到的。在分接端必须提取时隙 Y的信息数字。这时称作负调整帧、确定 J1、J2为10来识别。 当写入时钟比读出时钟慢时，则发生相反的状况。即需要正调整帧。这时，读出过程必须稍微放慢。例如，在时隙 Z不读出存储器的内容。这样，在帧中时隙载荷信息的总数少 1。时隙Z通常称为调整或填充(塞入)位。由 J1，J2的代码01识别正调整的帧。 图4.2.2 正负调整及读写时差关系 如果在任何方向均无偏差出现读出速率则不需调整。正如表4．2．1所示，用00码识别不需要调整的帧。 表4.2.1 正负调整码 写入与读出时钟 速率的比较 调整控制位 J1 J2 Y时隙 载荷信息 Z时隙 载荷信息 调 整 类 型 太 快 1 0 有 有 负 太 慢 0 1 无 无 正 相 等 0 0 无 有 不 Ric和读学时钟的关系 实际上，信控比 ric与调整类型有关。只需适当的改变信控比的数值，可使系统处于一种调整状态。假定改变 ric值使其有固定的正调整率则为正调整，反之亦然。 现假定，支路信息以fw bit／s速率记入环形调整存储器，还假定存储器中写入速率fW和读出速率fR通常是保持相等的，则有下面的表达式： （4．2一2） 其中：Fcc——已同步的支路时钟。对二次群来说Fcc＝2112kHz Fc——控制数字定时速率。 ±Fj——调整定时速率。 在恢复存储器中，有相似的表达式 （4．2一3） 其中：fW′和fR′分别表示在恢复存储器中写入和读出速率。 式（4．2一2）和（4．2一3）示出，调整过程可认为写入fW和未调整读出Fcc一Fc之间存在定时偏差信号。因