[工学]2009现代交换技术第二章.pptVIP

?锁存器：数据隔离、数据缓存。 ?位脉冲：CP∧TDi（i=0～7）用于控制各HW的 并行码分别存到相应的锁存器。 ?移位寄存器：完成并/串变换。 TD0∧CP使各移位寄存器同时置数，以便同步。 二、分路器 三、话音存储器 ?基本组成：由RAM和相应的控制逻辑组成。 ＋ ＋ ＋ ＋ 写入控制 读出控制 定时脉冲 A0 A1 A7 B0 B1 B7 自控存 A0 A1 A7 DI0 DI1 DI7 DO0 DO1 DO7 输入数据 由串/并变换电路来 至并/串变换电路输出数据 话音存储器 R/W RAM 256×1 RAM 256×1 RAM 256×1 三、话音存储器 1、顺序写入 ＋ ＋ ＋ ＋ 写入控制 读出控制 定时脉冲 A0 A1 A7 B0 B1 B7 自控存 A0 A1 A7 DI0 DI1 DI7 DO0 DO1 DO7 输入数据 由串/并变换电路来 至并/串变换电路输出数据 话音存储器 R/W RAM 256×1 RAM 256×1 RAM 256×1 ?CP前半期时，CM不送数据，B0～B7=0，写入控制为1。 ?话音信息DI0～DI7按定时脉冲A0～A7的先后顺序写入到SM的单元中。 2、控制读出 ＋ ＋ ＋ ＋ 写入控制 读出控制 定时脉冲 A0 A1 A7 B0 B1 B7 自控存 A0 A1 A7 DI0 DI1 DI7 DO0 DO1 DO7 输入数据 由串/并变换电路来 至并/串变换电路输出数据 话音存储器 R/W RAM 256×1 RAM 256×1 RAM 256×1 ?CP后半期时，CM送数据，B0～B7≠0，读出控制为1。 ?RAM中话音信息从B0～B7指定的单元读出，送到输出线DO0～DO7上。 三、话音存储器 四、控制存储器 ?基本组成：由RAM、锁存器、比较器、读写控 制器组成。 A0 A7 BI0 BI1 BI7 B0 B1 B7 至SM 控制存储器 R/W RAM 256×1 RAM 256×1 RAM 256×1 比 较 锁存器 锁存器 BW7 BW1 BW0 AW0 AW7 DB AB R/W 定时脉冲 地址 A0 A7 CP 写命令 由CPU来 写入：写命令为1，若定时脉冲A0～A7与写入地址AW0～AW7完全相同时，由CP的前半周期使R/W为0，则来自BW0～BW7的数据写入到RAM中。 A0 A7 BI0 BI1 BI7 B0 B1 B7 至SM 控制存储器 R/W RAM 256×1 RAM 256×1 RAM 256×1 比 较 锁存器 锁存器 BW7 BW1 BW0 AW0 AW7 DB AB R/W 定时脉冲 地址 A0 A7 CP 写命令 由CPU来 ?基本组成：由RAM、锁存器、比较器、读写控 制器组成。 读出：写命令为0（无效）或CP后半周期，R/W=1，读出由A0～A7指定的单元内容经B0～B7送到SM中，作为SM的写入或读出地址。 四、控制存储器 2.2.4 T接线器的实际电路与应用 MT8980 串 / 并转换器 数据存储器器 并 / 串转换器 控制接口 控制寄存器 接续存储器 输出复用 帧计数器 SDO0 SDO1 SDO2 SDO3 SDO4 SDO5 SDO6 SDO7 SDI0 SDI1 SDI2 SDI3 SDI4 SDI5 SDI6 SDI7 CP FS DS CS R/W DTA A5-A0 D7-D0 CBO VDD VSS ODE 如何实现SDI3TS5→SDO1TS20 MT8980 串 / 并转换器 数据存储器器 并 / 串转换器 控制接口 控制寄存器 接续存储器 输出复用 帧计数器 SDO0 SDO1 SDO2 SDO3 SDO4 SDO5 SDO6 SDO7 SDI0 SDI1 SDI2 SDI3 SDI4 SDI5 SDI6 SDI7 CP FS DS CS R/W DTA A5-A0 D7-D0 CBO VDD VSS ODE 2.2.4 T接线器的实际电路与应用 如何实现SDI3TS5→SDO1TS20 ①给0#控制寄存器（A5=0，A4～A0=00000）写入8位控制信息（即D7～D0。其中，D7=0表示非分离方式，D6=0表示交换方式，D4D3=10表示指向接续存储器低8位，D2D1D0=001表示输出码流号“1”（SDO1），D5备用。 MT8980 串 / 并转换器 数据存储器器 并 / 串转换器 控制接口 控制寄存器 接续存储器 输出复用 帧计数器 SDO0 SDO1 SDO2 SDO3 SDO4 SDO5 SDO6 SDO7 SDI0 SDI1 S