[工学]rmf第四章 组合逻辑电路43-44.pptVIP

第四章 组合逻辑电路 4.3.2 二-十进制译码器（×） 4.3.3 显示译码器 (2)四选一数据选择器的功能表 4.4.3 应用举例  （1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。 （2）当逻辑函数的变量个数大于数据选择器的地址输  入变量个数时，多余的变量从数据输入端输入。 解：将A、B接到地址输入端，C加到适当的数据输入端。 作出逻辑函数L的真值表，根据真值表画出连线图。 4.5 加法器 4.5.1 加法器的基本概念及工作原理 加法器——实现两个二进制数的加法运算。 1．半加器——只能进行本位加数、被加数的加法运算而不考 虑低位进位。 列出半加器的真值表： 2．全加器——能同时进行本位数和相邻低位的进位信号的加法运算。 由真值表直接写出逻辑表达式，再经代数法化简和转换得： 画出全加器的逻辑电路图： 4.5.2　多位加法器 1.串行进位加法器 2． 实现组合逻辑函数 　　比较可知，表达式中都有最小项mi，利用数据选择器可以实现各种组合逻辑函数。 组合逻辑函数 8选1 4选1 例4-5 试用八选一数据选择器实现下列逻辑函数 解：将A、B、C分别从A2、A1、A0输入，作为输入变量，把Y端作为输出F。因为逻辑表达式中的各乘积项均为最小项，所以可以改写为 根据八选一数据选择器的功能，令 F(A,B,C)=ABC+ABC+ABC+ABC 具体电路见图4-21： 图4-21 例4-5电路图 D0 = D3 =D5 =D7 =1 D1 = D2 =D4 =D6 =0 S＝0 F Y Y S 74LS153 0 0 0 1 1 0 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 L A B C 真值表 L=AB+BC+AC Y A B 0 1 C 4选1数据选择器 L A1 A0 D3 D2 D1 D0 L=AB+BC+AC=m3+m1C+m2C 例4.3.2 试用4选1数据选择器实现逻辑函数： 由真值表直接写出表达式: 输 出 输 入 0 0 1 0 1 0 0 1 0 0 0 1 1 0 1 1 和S 进位C 被加数A 加数B 逻辑符号 A B S C ∑ CO A B C S =1 逻辑图 输 出 输 入 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Si Ci Ai Bi Ci-1 全加器的真值表 =1 =1 A B C S i i i i C i-1 ≥1 逻辑符号 ∑ CO Ai Bi Ci-1 Ci Si CI 4位串行进位加法器：A3A2A1A0+B3B2B1B0 从图中可以看出，串行进位加法器是将低位全加器的进 位输出端CO接到高位全加器的进位输入端CI。因此，每一 位的加法运算都必须等到低位完成加法运算以后才能进行， 这种方式称为串行进位。 这种加法器的最大缺点是运算速度慢。 S0 S1 S3 CO S2 A S CO ∑ B CI A3 B3 C2 A S CO ∑ B CI A S CO ∑ B CI A S CO ∑ B CI A2