《数字与逻辑电路基础》课程设计——多功能时钟的设计管理.docxVIP

《数字与逻辑电路基础》课程设计——多功能时钟的设计姓 名： 学 号： 学 院：任课 教师：目录2引言3摘要3一、设计方案4二、设计思路4三、设计所用元件及方法说明4四、设计框图5五、设计电路介绍6 六、用Multisim仿真并进行截图9七、元器件明细表10引言 时间观在人们的眼中一直都很重要，贴近生活的手机秒表计时功能为我们带来了许多便利，比如比赛计时，做事计时等，有了计时器，大家心里便有了一杆称。一天24小时，根据时间设定二十四小时计时器，会更方便计算时间。可清零二十四小时计时器运用广泛，为生活带来了便利。摘要 二十四小时可清零计时器将采用6个74LS160芯片，时分秒分别采用2个芯片。设置分、秒为六十进制计数器，时为二十四进制计时器。再分别考虑秒进分、分进时的进位反馈。利用同步置数控制端实现可清零电路。结合相应门电路即可实现设计。 根据时分秒的状态转换表进行电路的绘制；然后根据电路的绘制结果，在Multisim软件上进行电路设计与连接，最后进行计时器仿真截图，并总结和分享心得体会。设计方案 设计一个24小时时分秒可清零计时器。当秒达到59时，秒针进位，同时秒针清零；当分针达到59时，分针进位，分秒同时清零；当时达到23时，时分秒同时清零。并设置开关，随时可以清零。设计思路1. 首先分析74LS160芯片工作原理及各引脚作用。2. 分别运用两片74LS160芯片做成时分秒的二十四进制、六十进制、六十进制位的计数器。3. 再运用同步置数，异步清零的方法将时分秒进行进位处理。4. 设置可清零开关。5. 画出相应设计框图。6. 按照电路图用Multisim进行仿真设计，并且对计时器变化时的仿真进行截图。三．设计所用元件及方法说明1.74LS160芯片74LS160是十进制加法计数，采用的8421BCD码，异步清零，同步置数。当正常计数时，74LS160的进位输出。为置数输入端；为输出端；CR为异步清零端，低电平有效；LD为同步置数控制端，低电平有效；CO为进位输入端；为计数控制端；CP为信号端。图1 74LS160芯片2.DCD-HEX数码管介绍 DCD-HEX数码管将译码与显示功能合一，从左到右四个引脚为8421BCD码的高位到低位，用来显示0到9。四．设计框图 分计时器 时计时器 秒计时器 译码器 译码器 译码器反馈置数电路秒信号发生器数码管时显示数码管分显示数码管秒显示 图2 设计框图 图1-1 设计框图五．设计电路介绍时分秒分别设好进制位数(1).秒针0~59位六十进制，但由于74LS160为异步清零，所以要多一位暂态60(0110 0000) ,所以。表1-1 两片74LS160接秒针六十进制计时器状态转移表CP脉冲顺序高位片低位片低位片进位00000000001000000010200000010030000001109000010011100001000005901011001160(暂态)011000000(2).同样的分针0~59位六十进制，但由于74LS160为异步清零，所以要多一位暂态60(0110 0000) ,所以。表1-2 两片74LS160接分针六十进制计时器状态转移表CP脉冲顺序高位片低位片低位片进位00000000001000000010200000010030000001109000010011100001000005901011001160(暂态)011000000(3).同样的时针0~23为二十四进制，但由于74LS160为异步清零，所以要多一位暂态24(0010 0100) ,所以。表1-3 两片74LS160接时针二十四进制计时器状态转移表CP脉冲顺序高位片低位片低位片进位00000000001000000010200000010030000001109000010011100001000002300100011124(暂态)001001000时分秒反馈进位及电路连接秒针的60进制(0110 0000)，因为异步清零，74LS160为模十的，所以(元器件上的)计数在初始，接高电平。所以秒针低位，，秒针高位接低位进位，。(2)因为当秒针数值达到59时，分针进一位，所以分针低位(元器件上的)计数控制端接秒针的59(0101 1001)输出,所以分针, 。分针高位, 。(3)因为当分针数值达到59时，时针进一位，所以时针低位(元器件上的)计数控制端接分针的59(0101 1001)和秒针的59输出,所以时针低位, 分针高位 ，异步清零端二十四进制，多一位24(0010 0100),。因为选用异步清零、同步置数法。所以所有的均连接一起，接在开关上，开接Vcc，闭合接地。因为LD低电平有效，所以当接地时，LD为高电平，不工作，所以所有数值自动清零；反之，计数。(5)所有的信号源CLK均接在