[信息与通信]单片机应用技术第7章.ppt

第七章 80C51并行扩展技术 本章要点 并行扩展总线组成(地址、数据、控制总线) 并行扩展寻址方式（线选法、译码法） 用74系列芯片并行扩展I/O口 扩展总线驱动能力 80C51系列单片机有很强的外部扩展能力。外部扩展可分为并行扩展和串行扩展两大形式。 早期的单片机应用系统以采用并行扩展为多，近期的单片机应用系统以采用串行扩展为多。 外部扩展的器件可以有ROM、RAM、I/O口和其他一些功能器件，扩展器件大多是一些常规芯片，有典型的扩展应用电路，可根据规范化电路来构成能满足要求的应用系统。 7.1 并行扩展概述 7.1.1并行扩展连接方式 并行扩展总线组成 ⑴ 数据传送:由数据总线DB（D0～D7）完成； D0～D7由P0口提供。 ⑵ 单元寻址:由地址总线AB（A0～A15）完成； 低8位地址线A0～A7由P0口提供， 高8位地址线A8～A15由P2口提供。 ⑶ 交互握手:由控制总线CB完成。 控制线有PSEN、WR、RD、ALE、EA 80C51控制总线，有以下几条： ① ALE：输出，用于锁存P0口输出的低8位地址信号，一般与地址锁存器门控端G连接。 ② PSEN：输出，用于外ROM读选通控制，一般与外ROM输出允许端OE连接。 ③ EA：输入，用于选择读内/外ROM。EA=1，读内ROM；EA=0，读外ROM。一般情况下，有并且使用内ROM时，EA接Vcc；无内ROM或仅使用外ROM时，EA接地。 ④ RD：输出，用于读外RAM选通，执行MOVX读指令时，RD会自动有效，一般与外RAM读允许端OE连接。 ⑤ WR：输出，用于写外RAM选通，执行MOVX写指令时，WR会自动有效，与外RAM写允许端WE连接。 ⑥ P2.X：并行扩展外RAM和I/O时，通常需要片选控制，一般由P2口高位地址线担任。 并行扩展容量 可分别扩展64KB ROM（包括片内ROM）和64KB外RAM。 7.1.2 并行扩展寻址方式 存储器内存储单元的子地址，由低位地址线，即与存储器地址线直接连接的地址线确定；存储器的芯片地址，由高位地址线产生的片选信号确定。 当存储器芯片多于一片时，为了避免操作，必须利用片选信号来分别确定各芯片的地址分配。产生片选信号的方法有线选法和译码法两种。 线选法 高位地址线直接连到存储器芯片的片选端。 低位地址线A0～A10实现片内寻址。高位地址线A11～A13实现片选，均为低电平有效（A11～A13中只允许有一根为低电平，另二根必须为高电平，否则出错）。无关位A14、A15可任取，一般取“1”。 表7-1 线选法三片存储器芯片地址分配表 线选法优点：连接简单； 缺点：①芯片的地址空间不连续； ②存在地址重叠现象。 适用于扩展存储容量较小的场合。 产生地址空间不连续的原因是用作片选信号高位地址线可组成的信号状态未得到充分利用。A13、A12、A11三根地址线的信号状态有8种：000-111，只使用了其中3种：110、101和011，这3种信号状态本身不连续，从而导致存储器地址空间不连续。 所谓“地址重叠”，是指一个存储器芯片占有多个额定地址空间，一个存储单元具有多个地址，或者说不同的地址会选通同一存储单元。产生“地址重叠”的原因是高位地址线中有无关位，且无关位可组成多种状态，与存储器芯片的地址组合后可组成多个地址空间。 译码法 通过译码器将高位地址线转换为片选信号。2条地址线能译成4种片选信号，3条地址线能译成8种片选信号。 表7-3 译码法三片存储器芯片地址分配表 译码法与线选法比较，硬件电路稍复杂，需要使用译码器，但可充分利用存储空间，全译码时还可避免地址重叠现象，局部译码因还有部分高位地址线未参与译码，因此仍存在地址重叠现象。 译码法的另一个优点是若译码器输出端留有剩余端线未用时，便于继续扩展存储器或I/O口接口电路。 译码法和线选法不仅适用于扩展存储器(包括外RAM和外ROM)，还适用于扩展I/O口(包括各种外围设备和接口芯片)。 7.4 用74系列芯片并行扩展I/O口 扩展I/O口分类：并行扩展和串行扩展；可编程和不可编程。 80C51并行扩展I/O口是将I/O口看作外RAM的一个存储单元，与外RAM统一编址，操作时执行MOVX指令和使用RD﹑WR控制信号。从理论上讲，扩展I/O口最多可扩展64000个