[数学]ESD基础知识.pptVIP

ESD基础知识 报告人：潘红伟 报告日期 报告所属类别— ＃－保密等级－＃ PIC 研发部 目录 ESD简介 ESD的模式及工业测试标准 ESD测试 ESD保护电路的基本概念 CMOS电路中ESD保护技术 全晶片ESD保护设计 ESD简介 IC中静电来源： 当物质获得或失去电子时，它将失去电平衡而变成带负电或正电，正电荷或负电荷在材料表面上积累就会使物体带上静电。 电子元件或系统在制造、生产、组装、测试、存放、搬运等的过程中，静电会积累在人体、仪器、储放设备等之中，甚至在电子元件本身也会积累静电。 everywhere ESD简介 ESD (Electro-Static discharge) 的意思是“静电释放”。 静电一种处于静止状态的电荷。当带有静电的物体相互接触时，便会形了一放电路径，在很短的时间内产生很高的电压和很大的电流，使得电子元件或系统遭到破坏。 随着工艺的进步和元件尺寸缩小，ESD问题变得愈发严重，电子工业每年花在这上面的费用有数十亿美元之多。 ESD简介 ESD防护的思路： 虽然可以通过加强对工作场所静电积累的控制来减小ESD的危害，但是由于静电的不可避免性，所以ESD防护的重点还是从加强集成电路本身对静电放电的耐受能力上着手，设计适当的ESD保护电路，及时分流ESD放电电流。 ESD的模式及工业测试标准 按照ESD产生的原因及其放电方式，ESD可以分为四类: 人体放电模式(Human-Body Model, HBM) 机器放电模式(Machine Model, MM) 元件充电模式(Charged-Device Model, CDM) 电场感应模式(Field-Induced Model, FIM) ESD的模式： ESD的模式及工业测试标准 人体放电模式(HBM) HBM的ESD是指人体上已积累了静电，当此人去碰触到IC时，人体上的静电便会经由IC的脚(pin )而进入IC内，再经由IC放电到地去。 此放电的过程会在短到几百纳秒(ns)的时间内产生数安培的瞬间放电电流，此电流会把IC内的元件给烧毁。 100pF, 1500Ω ESD的模式及工业测试标准 机器放电模式(MM) 200pF, 0Ω 机器放电模式的ESD是指机器(例如机械手臂)本身积累了静电，当此机器去碰触到IC时，该静电便经由IC的pin放电。 放电的过程更短，在几纳秒到几十纳秒之内会有数安培的瞬间放电电流产生。波形有上下振动，是因为测试机台导线的杂散等效电感与电容互相耦合而引起的。 ESD的模式及工业测试标准 元件充电模式(CDM) 1.上升时间极短 400pS 2.点流峰值极大 5~20A/500V 3.维持时间极短 0.5~1.0nS 4.一般保护电路 來不及反应 1.器件因感应或磨擦而帶静电 2.管脚接触地，器件上的静电由管腳对外放电 ESD的模式及工业测试标准 电场感应模式(FIM) FIM模式的静电放电发生是因电场感应而起的。当IC因输送带或其他因素而经过一电场时，其相对极性的电荷可能会自一些IC脚而排放掉，等IC通过电场之后，IC本身便积累了静电荷，此静电荷会以类似CDM的模式放电出来。 ESD的模式及工业测试标准 1KV HBM/MM/CDM电流的比较 The CDM discharge is 100x faster than HBM or MM The peak current can be 40x that of an HBM pulse CDM HBM (0.66A Peak) MM ESD的模式及工业测试标准 ESD的一般要求 *HBM: =2kV *MM: =200V *CDM: =700V~1000V ESD测试 静电放电测试组合 I/O Pin的静电放电测试 静电的积累可能是正的或负的电荷，因此静电放电测试对同一IC脚而言是具有正与负两种极性。对每一I/O (Input or Output) Pin而言，HBM与MM静电放电对IC的放电，有四种ESD测试组合. 其他管脚皆浮接 ESD测试 静电放电测试组合 Pin-to-Pin的静电放电测试 VDD脚与VSS脚皆浮接 静电放电可能出现在IC的任何两只脚之间，若该两只脚之间无直接的相关电路，唯一共同使用的是VDD与VSS电源线相连接，静电放电电流会先经由某部份的电路跑到VDD或VSS电源线上，再由VDD或VSS电源连接线跑到另一支IC脚，再由那支IC脚流出IC之外。 ESD测试 静电放电测试组合 VDD-to-VSS的静电放电测试 所有I/O脚皆浮接 静电放电也可能发生在VDD脚与VSS