[计算机硬件及网络]数字钟的设计.pptVIP

定时闹钟功能： （1）利用多片比较器实现，预置时间为二进制数。 （2）利用多片BCD码译码器实现，预置时间为十进制数。 多功能数字钟的设计 任务与要求： 1．?? 设计一个具有“时”、“分”、“秒”显示的数字钟； 2．?? 具有校时功能； 3．?? 具有整点报时功能； 4．?? 具有定时闹钟功能； 5．?? 秒信号产生电路采用石英晶体构成的振荡器 实现（4M Hz或32768 Hz）。 设计原理 数字钟的基本组成 秒信号产生电路 24进制计数器 60进制计数器 60进制计数器 a~g 7 74LS247 74LS 247 74LS 247 74LS 247 74LS 247 74LS 247 QD~QA 秒显示00~59秒 分显示00~59分 小时显示00~23小时 显示译码器 数码管 共阳极数码管与74LS247 译码器74LS247 LT RBI BI/RBO 公共 阳极 b a f g e d c h 公共阳极 共阳极数码管 译码器、数码管 二极管应连电阻以防电流过大烧坏。 数码管若为共阴极，原理是相同的。 译码显示电路 L 74LS161计数器 74LS161计数器时序图 74LS161计数器功能表 输入计数脉冲顺序 计数器输出 对应十进制数 输入计数脉冲顺序 计数器输出 对应十进制数 QD QC QB QA QD QC QB QA 0 0 0 0 0 0 8 1 0 0 0 8 1 0 0 0 1 1 9 1 0 0 1 9 2 0 0 1 0 2 10 1 0 1 0 10 3 0 0 1 1 3 11 1 0 1 1 11 4 0 1 0 0 4 12 1 1 0 0 12 5 0 1 0 1 5 13 1 1 0 1 13 6 0 1 1 0 6 14 1 1 1 0 14 7 0 1 1 1 7 15 1 1 1 1 15 计数 清零：清零端加负向脉冲。未用时接电源！ 74LS161接成10进制计数器 74LS161接成6进制计数器 与非门用74LS00 10进制、6进制计数器 与非门74LS00引脚 六十进制计数器（显示秒或分） 用74LS00 24进制计数器（显示小时） 检查译码显示电路的功能。 测试74LS161计数器的功能。 分别连接10进制和6进制计数器。 连接60进制和24进制计数器。 测试内容 检查译码显示电路的功能 在实验箱上译码显示电路部分的DCBA端依次输入0000~1111代码，列表记录数码管所显示的数字或形状。 在CP(时钟)端加入手控的逻辑电平信号，输出端(QD、QC、QB、QA)接发光二极管，观察并记录发光二极管亮、暗情况与CP端手动脉冲个数的关系。 L 实验中A、B、C、D悬空，P、L、T可悬空，但最好接高电平。 测试74LS161计数器的功能。 分别连接10进制和6进制计数器 首先用手动的方法，向CP端送入计数脉冲，检查功能是否正确。 手动检查无误后，再用实验箱上的CP方波作为输入脉冲。 用示波器观察并记录计数器的CP端和QD、QC、QB、QA端的波形，对计数器进行动态测试。 计数器输出连显示译码电路。 异步60进制（或24进制）计数器 将十进制和六进制连接起来，然后再分别将十进制的输出（Qd、Qc、Qb、Qa）和六进制的输出(Qd、Qc、Qb、Qa ）分别与两个显示器电路（D、C、B、A）连接、测试。完成能显示分的电路。 Qa Qb Qc Qd Qa Qb Qc Qd 同步60进制（或24进制）计数器 将十进制和六进制连接起来，然后再分别将十进制的输出（Qd、Qc、Qb、Qa）和六进制的输出(Qd、Qc、Qb、Qa ）分别与两个显示器电路（D、C、B、A）连接、测试。完成能显示分的电路。 Qa Qb Qc Qd Qa Qb Qc Qd 有些同学在10进制和6进制都正确且接线经检查无误后，仍然出现60进制计数错误的情况。其原因可能是： 实验箱的因素（5V电源稳压性能、时钟边沿特性不佳、芯片矩离太远等） 接线布局等因素引入干扰（接线太长、层叠太多、引脚悬空等） 60进制可能遇到的问题 60进制遇到问题的解决方法 在十位计数器的2脚（CP端）或1脚（清零端）接滤波电容； 改