浙江农林大学EDA技术实验报告3.docVIP

浙江农林大学 EDA技术 实 验 报 告 3 实验名称 用原理图输入法设计8位全加器 实验人员 指导老师 信 息 工 程 学 院 2011年3月21日 5-4用原理图输入法设计8位全加器 5-4.1实验目的： 熟悉利用Quartus II 的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。 5-4.2实验原理： 一个8位全加器可以由8个1位全加器构成，加法器间的进位可以串行方式实现，即将地位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin想接。而一个1位全加器可以按照5.4节介绍来完成。 5-4.3实验内容1： 完成半加器和全加器的设计。 实验流程具体包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试。 1、实验原理图 （1）半加器实验原理图 （2）全加器实验原理图 2、全加器实验仿真图 5-4.4实验内容2： 建立一个更高层次的原理图设计。 实验流程具体包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试。 1、八位全加器实验原理图 2、八位全加器实验仿真图 5-4.5实验总结 通过本次实验，我们进一步的熟悉了利用 Quartus II 的原理图输入方法设计简单组合电路，掌握了层次化设计的方法，并顺利完成通过一个8位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。通过理论和实践想结合，可以更加熟练的掌握技巧。在编写程序的时候遇到的问题也通过最后的硬件测试可以反映及时修改错误。 第 ２ 页 共 7 页 3/24/2011