[信息与通信]ispLEVER官方中文培训教程.docVIP

目录 第一节 ispLEVER 简介 第二节 ispLEVER 开发工具的FPGA设计输入方法 第三节 ModelSim 的使用方法 第四节 设计的实现 第一节 ispLEVER简介 ispLEVER 是完整的CPLD和FPGA设计软件，能帮助用户完成从概念到完成产品的设计。 ispLEVER包含许多有力的开发的工具，用于设计输入、项目管理、IP集成、器件映射、布局和布线，以及在系统逻辑分析等。 ispLEVER (Windows) 还包含业界领头羊我们的伙伴Synplicity 和 Mentor Graphics的第三方工具，这些工具用于综合和仿真。 ispLEVER 6.0完全支持最新的高性能、低成本的90纳米LatticeECP2?和LatticeSC? 终极性能的系统芯片FPGA系列，并且具有引以为豪的空前性能和经过重大改进的设计流程。ispLEVER 6.0版的主要亮点包括：支持业界最快的90纳米FPGA；推出新的、高度集成的Design Planner接口、 针对原理图FPGA设计支持的改进以及一个IPexpress? 用户可配置的IP核拓展库。 spLEVER设计流程如下： 软件主要特征： 1. 输入方式 * 原理图输入 * ABEL-HDL输入 * VHDL输入 * Verilog-HDL输入 * EDIF输入 * 原理图和硬件描述语言混合输入 逻辑模拟 * 功能模拟 * 时序模拟 编译器 * 结构综合、映射、自动布局和布线 支持的器件 * 含有支持ispLSI器件的宏库及MACH器件的宏库、TTL库 * 支持所有LatticeEC、LatticeECP、LatticeSC、LatticeXP、ispLSI、ispMACH、ispGDX、GAL、MachXO、ORCA FPGA/FPSC、ispXPGA和ispXPLD器件 5. 工具 * Design Planner、EPIC Device Editor、IPexpress、ispTRACY Core Linker、ispVM、ispTRACY Logic Analyzer、Power Calculator、Block Modular Design Wizard、Memory Initialization Tool、Synplify Synthesis、Precisin Synthesis、ModelSim Simulator和TCL等。 第二节 ispLEVER开发工具的FPGA设计输入方法 启动ispLEVER(按Start=Programs=Lattice Semiconductor=ispLEVER Project Navigator菜单) 创建一个新的设计项目 1. 选择菜单File。 2. 选择New Project，打开Project Wizard窗口。 在Project Wizard窗口的Project Name栏中，键入项目名demo。在Location栏中，输入文件路径D:\design\ispLEVER_tutorial_example\ 。在Design Entry Type栏中选择Schematic/VHDL（ispLEVER软件支持Schematic/ABEL、Schematic/VHDL、VHDL、Schematic/Verilog HDL、Verilog HDL、EDIF、GDF输入）。在Synthesis Tools栏中选择Synplify。此时的窗口如图2.1所示。` 图2.1 Project Wizard窗口 完成上述步骤后，按Next按钮，产生Project Wizard – Select Device窗口。在此窗口的Family栏中，选择LatticeXP；Device栏中选择LFXP3C；Speed grade栏中选择 –3；Package type栏中选择PQFP208；Operating conditions栏中选择Commercial; Part Name栏中选择器件型号LFXP3C-3P208C。此时的窗口如图2.2所示。 图2.2 Project Wizard – Select Device窗口 完成上述步骤后，按Next按钮，产生Project Wizard – Add Source窗口。 直接在Project Wizard – Add Source窗口中按Next按钮，产生Project Wizard – Project Information窗口。 在Project Wizard – Project Information窗口中按Finish按钮。此时的ispLEVER Project Navigator主窗口如图2.3所示