[信息与通信]一个简单的VHDL程序.pptVIP

VHDL程序结构和要素 一个简单的VHDL程序 VHDL程序的基本结构 VHDL结构体的三种描述方法 VHDL的语言的要素 VHDL程序的句法 * VHDL程序基本结构 VHDL语言的结构体描述方法 VHDL语言要素 VHDL基本描述语句 Library ieee; Use ieee.std_logic_1164.all; Entity mux21 is Port(A,B,S:in std_logic; Z:out std_logic); End mus21; Architecture one of mux21 is Begin Z=A when S=‘0’ else B; End; VHDL的设计描述包括库（library)、实体（entity)和结构体architecture) 1、库 库已经存储和放置了可被其他VHDL程序调用的数据定义。器件说明、程序包等资源。库的种类很多，常见的库有IEEE标准库、work库。 标准库里主要包括std_logic_1164、numeric_bit和numberic_std. 2 实体 实体有点类似原理图中的一个器件符号，用来描述该器件的输入输出端口特征，但不涉及器件的具体逻辑功能和内部电路结构 格式：entity 实体名 is 【generic（类属表）】 【port （端口说明；】 end 实体名； 3 结构体 用来描述前面定义的实体内部结构和逻辑功能。结构体必须和实体相联系，一个实体可以有多个结构体。他的运行是并行的。 格式： Architecture 结构体名 of 实体名 is [说明语句] Begin [功能描述语句] End 结构体名； （1）行为描述方法 只描述电路的功能或称为行为，即电路输入与输出间的转换的行为，而不包含实现这些功能的硬件结构信息。称为行为描述。 举例：采用行为描述方式的2选1多路选择器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux21 IS PORT( a，b : IN STD_LOGIC; s : IN STD_LOGIC; y : OUT STD_LOGIC ); END ENTITY mux21; ARCHITECTURE behav OF mux21 IS BEGIN PROCESS(a,b,s) BEGIN IF s=0 THEN y=a; ELSE y=b; END IF; END PROCESS; END ARCHITECTURE behav; （2）结构体描述方法 从实体的硬件结构方面描述，包含元件的说明。元件之间的互连说明。采用的基本语句是元件例化语句或生成语句。这要求设计者具有较好的硬件基础 例：用VHDL语言的结构描述法描述2选1数据选择器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY and21 IS PORT(i0,i1 : IN STD_LOGIC; q: OUT STD_LOGIC ); END ENTITY and21; ARCHITECTURE one OF and21 IS BEGIN q=i0 AND i1; END ARCHITECTURE one; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY or21 IS PORT(i0,i1 : IN STD_LOGIC; q: OUT STD_LOGIC ); END ENTITY or21; ARCHITECTURE one OF or21 IS BEGIN q=i0 OR i1; END ARCHITECTURE one; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY inv21 IS PORT(i0 : IN STD_LO