EDA交通灯十字路口交通灯控制器设计.docVIP

EDA交通灯十字路口交通灯控制器设计.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA交通灯十字路口交通灯控制器设计

EDA技术课程设计 十字路口交通灯控制器设计 学 院 电气与信息工程 专 业 电子信息工程 班  级 课程名称 EDA技术 学号 姓名 指导教师 成绩评定· 一、指导教师评语(根据学生设计报告质量、答辩情况及其平时表现综合评定)。 二、评分 评分项目 设计报告评分 答辩评分 平时表现评分 合 计 (100分) 任务完成 情 况 (20分) 课程设计 报告质量 (40分) 表达情况 (10分) 回答问题 情 况 (10分) 工作态度与纪律 (10分) 独立工作 能力 (10分) 得分 课程设计成绩评定 、 目录 一、设计题目 1 二、设计任务和要求 1 三、EDA设计 2 3.1、明确系统的功能,并进行逻辑抽象 2 3.2、模块功能说明 3 3.3、波形仿真及分析 3 3.3.1、代码 3 3.3.2、各模块rtl电路及功能仿真和时序仿真 4 四、硬件测试 7 五、实验困难问题及解决措施 7 参考文献 9 附录 10 前 言 伴随着社会的发展以及人类生活水平的提高, EDA技术在电子信息、通信、自动、控制及计算机应用等领域的重要性日益突出。随着技术市场与人才市场对DEA需求的不断增加,交通的问题日益突出,单单依靠人力来指挥交通已经不可行了,所以设计交通灯来完成这个需求就显的越加迫切了。为了确保十字路口的行人和车辆顺利、畅通地通过,往往采用电子控制的交通信号来进行指挥。以下就是运用数字电子设计出的交通灯:其中红灯亮,表示该条路禁止通行;黄灯亮表示停车;绿灯亮表示允许通行。 一、设计题目设计任务和要求用设计一个十字路口的交通信号灯控制器,控制A、B两条交叉道路上的车辆通行,具体要求如下: 每个方向有直行红灯、直行绿灯、停行黄灯和左转绿灯共4个LED指示灯组成; 每个方向用两位数码管显示当前状态剩余时间; 系统复位后进入东西直行,南北禁行状态; 直行状态最后3秒内,绿灯闪烁状态; 三、EDA设计 图1 A、B方向示意图 图2 整体模块示意图 3.1、明确系统的功能,并进行逻辑抽象 如图1本方案可实现在确定时刻,倒计数数字显示能够及时变化,红黄绿灯能准确变化,考虑到实际应用,加入人工监督功能,通过改变频率来控制交通灯亮灭的时间的长短。本设计采用模块化设计,图2为本设计十字路口交通等系统的层次结构框图。 3.2、模块功能说明 1.主控制模块(kongzhi):控制系统输入输出之间联系。 2.显示模块(xianshi):显示倒计时时间和工作状。其输出用来驱动4位共阴数码管,并显示倒计时时间(动态扫描)。 3.分频模块(fenpin):本系统动态扫描需要1KHZ的脉冲而系统时钟需要1HZ的脉冲,分频器主要为系统提供所需要的时钟脉冲。该模块将1KHZ的脉冲信号进行分频,产生周期为1hz的方波,作为系统时钟信号的倒计时闪烁信号。 4.译码模块(yima):根据控制信号,驱动交通灯即LED的显示。 5.计数模块(jishu):用来设定A方向和B方向计时器的初值,并为显示模块提供倒计时时间。 6.顶层模块jiaotongdeng,连接各模块设计,使之成为一个有机体。 前5个模块分别进行仿真测试,成功后把所有.vhdl文件包含在工程jiaotongdeng,实现模块化设计。 3.3、波形仿真及分析 图5 计时模块(jishi)rtl图 图6 计时模块(jishi)仿真图 模块三:显示模块(xianshi) 图7 显示模块(xianshi)rtl图 图8 显示模块(xianshi)仿真图 模块四:译码模块(yima) 图9 译码模块(yima)rtl图 图10 译码模块(yima)仿真图 模块五:分频模块(fenpin) 图11 分频模块(fenpin)rtl图 图12 分频模块(fenpin)仿真图 模块六:顶层模块 图13 本设计整体rtl图 四、硬件测试”Hardware Setup”中设置下载电缆。 3、设置JTAG链。Altera器件基本都支持JTAG在系统编程方式,这种方式简单易行,不需要专门的编程器。 4、选用模式NO.5,分配引脚,并编译后,把生成*.sof文件下载到基于Cyclone型GW48系列FPGA实验箱开发板上,成功查看结果,CLK时钟频率用1Hz,可通过实验箱上“键7”控制Reset全局复位。 五、实验困难问题及解决措施①在编写②在实现绿灯剩余时间小于三秒时开始闪烁功能时③在整个程序中有时在使用参考文献附录library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity kongz

文档评论(0)

2017meng + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档