[小学教育]第七章 中断.ppt

T7 T6 T5 T4 T3 T2 T1 T0 由ICW2规定 0 0 0 0 0 1 0 1 0 ? 1 1 1 IR0 IR1 IR2 ? IR7 例：某PC机中8个可屏蔽中断（IR0 ? IR7）的类型号为08H ? 0FH，A0＝1，端口地址为21H，则ICW2为：08H，设置ICW2的指令为： MOV　　AL，08H OUT　　21H，AL 3. ICW3 (级联时，主从芯片的级联引脚) 若ICW1 中SNGL= 1 不写入ICW3 0 写入ICW3 (1) 写给主片的ICW3 Si = 1, 表示主片IRi上接有从片。 1 S7 S6 S5 S4 S3 S2 S1 S0 A0 D7 D6 D5 D4 D3 D2 D1 D0 (2) 写给从片的ICW3 ID2 ID1 ID0 该从片 0 0 0 接入主片的IR0 0 0 1 接入主片的IR1 ? ? 1 1 1 接入主片的IR7 1 0 0 0 0 0 ID2 ID1 ID0 A0 D7 D6 D5 D4 D3 D2 D1 D0 从片的标志码 例：某8086微机系统中，主片8259A的IR2，IR6引脚上分别接有从片8259A，则主、从片的ICW3初始化命令字设置如下： 主片初始化命令字：(口地址设为20H, 21H) MOV　　AL，44H　　　；44H为主片的ICW3，表示其IR6，IR2上接有从片 OUT　　21H，AL　　　；将ICW3写入奇地址端口 从片1的初始化命令： MOV　　AL，02H OUT　　21H，AL 从片2的初始化命令： MOV　　AL，06H OUT　　21H，AL 4. ICW4 1 0 0 SFNM BUF M/S AEOI 1 A0 D7 D6 D5 D4 D3 D2 D1 D0 0 标志位 用于8088/ 8086系统 = 0 正常的完全嵌套方式 = 1 特殊的完全嵌套方式 (1) SFNM: 规定8259A中断的嵌套方式 (单片使用时，两种方式一样。) ? 正常的完全嵌套方式 高级的中断 ? 特殊的完全嵌套方式 同级的或高级的中断 级联使用时，某一从片的IRi对主片来说是同级的。 INT 从8259A IR7 IR6 … IR0 IR7 IR6 … IR0 INT CAS0 CAS1 CAS2 CAS0 CAS1 CAS2 主8259A (from CPU) INTR (to CPU) … … 2. 每一级中断可以屏蔽或允许。 3. 在中断响应周期，8259A 可提供相应的中断向量。 4. 可编程使8259A 工作在多种不同的方式。 一、8259A 的内部结构与引脚信号 　　　　 控制逻辑 中断服务 寄存器 ISR 优先权 电路 PR 中断请求 寄存器 IRR 中断屏蔽寄存器IMR 读写控制 逻辑 级联缓冲 比较器 数据总线 缓冲器 D0~D7 A0 CAS0 CAS1 CAS2 INT IR0 IR1 IR7 … 图7-11　8259A内部逻辑框图 1. 数据总线缓冲器 8位、双向、三态，是8259A与 CPU 之间的数据接口。 D0～D7直接与CPU 数据总线的低8位连结。 2. 读/写控制逻辑 A0：常常与地址信号线A0相连。 8259A的两个端口地址 CPU 通常利用： OUT 指令， IN 指令， 3. 中断请求寄存器 IRR 8 位，若IRi 有效(“1”, )，对应位置“1”，直到IRi 得到响应。 4. 中断服务寄存器 ISR 8位，当IRi得到响应时，对应位置“1”。ISR 记录正在处理的IRi，当中断嵌套时，可能多位置“ 1”。 5. 中断屏蔽寄存器 IMR 8位，某位置“ 1”，对应IRi 禁止产生中断。 6. 优先权电路 实现优先权的判断与处理，采用编码器和比较器电路，如图9.12所示。 图7.12 8259A中的中断优先权电路 7. 控制逻辑 ? 由IRR 和PR 的情况，向8259A 其它部件发出控制信息。 ? 向CPU 发出INT 信号，接收CPU 的信号。 8. 级联缓冲/比较器 可以实现8259A的级联，扩展外中断。 (1) CAS2、CAS1、CAS0 引脚 ? 主8259A: CAS2～CAS0 输出，输出被响应的从片的标志码。 ? 从8259A: CAS2～CAS0 输入，接收主片发出的标志码，与自己的标志码比较。若相等，下一个 信号到来时，将中断向量送至数据总线。 (2) ? 当8259A 工作于非缓冲方式 (直接与CPU 的