[计算机软件及应用]计算机逻辑 东大 李文渊.pdf

2008年10月 第7章 控 制 单 元 第7章 控 制 单 元 东南大学无线电工程系 射频与光电集成电路研究所 7.1 计算机中的寄存器及其控制信号 7.1 计算机中的寄存器及其控制信号 计算机的操作，是数据在寄存器中的传送过程。因此我 计算机的操作，是数据在寄存器中的传送过程。因此我 们首先讨论计算机中的寄存器，以及它们在什么控制信 们首先讨论计算机中的寄存器，以及它们在什么控制信 号的作用下，接受哪个寄存器传送来的信息。 号的作用下，接受哪个寄存器传送来的信息。 存储器是计算机中的主要部件，它的外围有两个寄存器： 存储器是计算机中的主要部件，它的外围有两个寄存器： 存储器地址寄存器MAR ；存储器缓冲寄存器MBR ； 存储器地址寄存器MAR ；存储器缓冲寄存器MBR ； 这两个寄存器与存储器之间存在如下操作： 这两个寄存器与存储器之间存在如下操作： 一 将存储器（由存储器地址寄存器MAR 中地址所选中 一 将存储器（由存储器地址寄存器MAR 中地址所选中 的单元）中的数据读到存储器缓冲寄存器MBR ； 的单元）中的数据读到存储器缓冲寄存器MBR ； 二 完成这个操作需要给存储器加上读信号READ 二 完成这个操作需要给存储器加上读信号READ 读信号是一个电平信号，因此应该有一个读触发器 读信号是一个电平信号，因此应该有一个读触发器 R，该触发器为1时，存储器执行读操作。 R，该触发器为1时，存储器执行读操作。 对R 的命令应该有两条：SET R 和RESET R，分别 对R 的命令应该有两条：SET R 和RESET R，分别 执行R ← 1 R ← 0 执行R ← 1 R ← 0 三 将存储器缓冲寄存器MBR 中的数据存入存储器 三 将存储器缓冲寄存器MBR 中的数据存入存储器 （由存储器地址寄存器MAR 中地址所选中的单元）该 （由存储器地址寄存器MAR 中地址所选中的单元）该 操作需要给存储器加写信号WRITE完成。同样应该设 操作需要给存储器加写信号WRITE完成。同样应该设 写触发器W ，该触发器置1时，存储器执行写操作；对 写触发器W ，该触发器置1时，存储器执行写操作；对 W 同样有两条命令：SET W 和RESET E，分别执行 W 同样有两条命令：SET W 和RESET E，分别执行 W ← 1 W ← 0 W ← 1 W ← 0 计算机中另外一个重要的部件是算术逻辑单元ALU 。 计算机中另外一个重要的部件是算术逻辑单元ALU 。 加法运算的ALU结构包括：累加器AC ；B寄存器 加法运算的ALU结构包括：累加器AC ；B寄存器 BR ；加法器ADDER 。其操作有： BR ；加法器ADDER 。其操作有： 一 将MBR 中的数据取到BR 中，命令为：MB 一 将MBR 中的数据取到BR 中，命令为：MB INTO BR 即BR ← MB INTO BR 即BR ← MB 二 将累加器中的数据送到存储器缓冲寄存器中， 二 将累加器中的数据送到存储器缓冲寄存器中， 命令：AC INTO MB 命令：AC INTO MB 三 将累加器与B寄存器中的数据相加后送累加 三 将累加器与B寄存器中的数据相加后送累加 器，命令：ADD 器，命令：ADD 除此之外，还有其他一些寄存器。我们先讨论指令字的格式。 除此之外，还有其他一些寄存器。我们先讨论指令字的格式。 指令结构：一条最简单的指令包含