[信息与通信]EDA技术基础_第5章.pdfVIP

第5章VHDL语言的主要描述语句 主要内容 5.1 顺序描述语句 5.2 并行描述语句 5.3 其它语句和有关规定的说明 1 5.1 顺序描述语句 顺序语句的特点： 语句执行的顺序与书写顺序是一致的 顺序语句只能出现在进程和子程序中 顺序指的是语句的执行顺序，它是仿真软件执行的次序或顺应 VHDL语法的编程思路而言的，不是相应的硬件电路的工作方式。 1。WAIT语句 ⑴WAIT ON （敏感信号等待语句） 格式：WAIT ON 信号[，信号] ；--敏感信号任一发生变化，进程 --将结束挂起 例如：WAIT ON a,b; ⑵WAIT UNTIL （条件等待语句） 格式：WAIT UNTIL 表达式；--表达式的值满足时进程结束挂起 例如：WAIT UNTIL en=‘1’; 2 5.1 顺序描述语句 ⑶WAIT FOR （时间等待语句） 格式：WAIT FOR 时间表达式；- -当指定的时间到时进程结束挂起 例如：WAIT FOR 20 ns ； ⑷WAIT （永久挂起） ⑸多条件WAIT语句 例：see P70 注意：通常只有WAIT UNTIL格式的语句可以被综合器接收（其余语句只能 在VHDL仿真器中使用），WAIT UNTIL语句有以下三种表达方式： WAIT UNTIL 信号=Value ； WAIT UNTIL 信号’EVENT AND 信号=Value ； WAIT UNTIL NOT 信号’STABLE AND 信号=Value ； 一般在进程中使用了WAIT语句后，经综合就会产生时序逻辑电路， 即引入触发器，同时具有了数据存储的能力。 3 5.1 顺序描述语句 ⑸超时等待 WAIT UNTIL 表达式 FOR 时间表达式； 【例5-3】无超时等待出现死锁 P71 【例5-4】超时等待例子 P72 2 。ASSERT(断言)语句 ASSERT语句只能在VHDL仿真器中使用，综合器通常忽略该语句。它主要 用于仿真调试中的人机对话，用它给出一个文字串作为警告和错误信息。 ASSERT语句判断指定的条件是否为真，如果为FALSE则报告错误。 语句格式：ASSERT 条件表达式 REPORT 字符串 SEVERITY 错误等级； 【例】 ASSERT NOT （S=‘1’ AND R=‘1’） REPORT “Both　values of signals S and R are equal to ‘1’” SEVERITY ERROR； 4 5.1 顺序描述语句 3 。信号赋值语句 语句格式： 目的信号量=赋值源； 【例】A=B； A:=3； - -赋初值 注意：赋值符号两边，即目标信号量和赋值源的类型和位长度必须一致。 赋值并不是立即生效，它发生在进程结束时。 4 。变量赋值语句 语句格式： 目的变量:=赋值源； 【例】A:=B；