纳米CMOS电路逻辑等效变换LogicEquivalent-电子与信息学报.PDF

第33 卷第7 期 电 子 与 信 息 学 报 Vol.33No.7 2011 年7 月 Journal of Electronics Information Technology Jul. 2011 纳米 CMOS 电路逻辑等效变换 夏银水① 储著飞*① 王伦耀① Hung William N N② Song Xiao-yu③ ①(宁波大学信息科学与工程学院 宁波 315211) ② (Synopsys Incorporation, Mountain View, California, USA) ③ (Portland State University, Portland, Oregon, USA) 摘 要：针对纳米CMOS 电路连通域结构约束，该文提出了基于逻辑复制方法的电路等效变换技术以降低电路映 射复杂性。首先通过对电路中所有的门扇出值进行排序来选定基准高扇出值；然后对于高扇出门单元通过二次方程 式计算变换前后复杂度，对复杂度降低的高扇出门单元执行逻辑复制并进行扇出分割。与传统插入反相器方法网表 转换法比较，结果表明使用该文提出的方法电路不仅更快速地被映射到纳米混合电路单元上，而且具有更好的时延 特性。 关键词：纳米CMOS 电路；映射；等效变换；逻辑复制 中图分类号：TN402 文献标识码： A 文章编号：1009-5896(2011)07-1733-05 DOI: 10.3724/SP.J.1146.2010.01208 Logic Equivalent Transformation for Nano-meter CMOS Hybrid Circuits ① ① ① ② ③ Xia Yin-shui Chu Zhu-fei Wang Lun-yao Hung William N N Song Xiao-yu ①(School of Information Science and Engineering, Ningbo University, Ningbo 315211, China) ② (Synopsys Incorporation, Mountain View, California, USA) ③ (Portland State University, Portland, Oregon, USA) Abstract: Regarding the connectivity domain constraint in nano-meter circuit architecture, this paper proposes a circuit equivalent transformation method based on logic replication for reducing mapping complexity. The fanout degrees of all gates in a circuit are recorded and sorted to select the reference of high fanout value. Then a quadratic equation is formulated to evaluat