VER的ILOG HDL基础知识.pdfVIP

第二章 Verilog-HDL基础知识 1.Verilog-HDL概述 1.1 什么是硬件描述语言 （HDL） HDL：Hardware Description Language 硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言，可以描述硬件电路 的功能、信号连接关系和定时关系。 1.2 使用HDL的优点  电路的逻辑功能容易理解；  便于计算机对逻辑进行分析处理；  把逻辑设计与具体电路的实现分成两个独立的阶段来操作；  逻辑设计与实现的工艺无关；  逻辑设计的资源积累可以重复利用；  可以由多人共同更好更快地设计非常复杂的逻辑电路 （几十万门以上的逻辑系统）。 1.3 Top_Down设计思想 1.4 Verilog-HDL简介 1.4.1 Verilog HDL的发展 1.4.2 Verilog-HDL与VHDL的比较 ☆ VHDL－VHSIC Hardware Description Language。VHDL于 1987年成为 IEEE标准。 ☆ Verilog-HDL简单易学，语法比较灵活。VHDL语法严谨，需要较长的时间学会。 ☆ Verilog-HDL在系统抽