VER的ILOG HDL基础知识.pdf

第二章 Verilog-HDL基础知识 1.Verilog-HDL概述 1.1 什么是硬件描述语言 （HDL） HDL：Hardware Description Language 硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言，可以描述硬件电路 的功能、信号连接关系和定时关系。 1.2 使用HDL的优点  电路的逻辑功能容易理解；  便于计算机对逻辑进行分析处理；  把逻辑设计与具体电路的实现分成两个独立的阶段来操作；  逻辑设计与实现的工艺无关；  逻辑设计的资源积累可以重复利用；  可以由多人共同更好更快地设计非常复杂的逻辑电路 （几十万门以上的逻辑系统）。 1.3 Top_Down设计思想 1.4 Verilog-HDL简介 1.4.1 Verilog HDL的发展 1.4.2 Verilog-HDL与VHDL的比较 ☆ VHDL－VHSIC Hardware Description Language。VHDL于 1987年成为 IEEE标准。 ☆ Verilog-HDL简单易学，语法比较灵活。VHDL语法严谨，需要较长的时间学会。 ☆ Verilog-HDL在系统抽象方面比VHDL略差，但在门级开关电路描述方面比VHDL强。 1 1.4.3 Verilog-HDL 的应用  ASIC和FPGA设计师可用它来编写可综合的代码。  描述系统的结构，做高层次的仿真。  验证工程师编写各种层次的测试模块对具体电路设计工程师所设计的模块进行全面 细致的验证。  库模型的设计：可以用于描述ASIC 和FPGA的基本单元 （Cell）部件，也可以描述 复杂的宏单元 （Macro Cell）。 1.4.4 Verilog-HDL的抽象级别 用Verilog-HDL描述的电路设计就是该电路的Verilog HDL模型，这些模型可以是实 际电路的不同级别的抽象，这些抽象的级别和它们对应的模型类型共有以下五种：  系统级(system): 用高级语言结构实现设计模块的外部性能的模型。  算法级(algorithmic): 用高级语言结构实现设计算法的模型。  RTL级(Register Transfer Level): 描述数据在寄存器之间流动和如何处理这些数 据的模型。  门级(gate-level): 描述逻辑门以及逻辑门之间的连接的模型。  开关级(switch-level): 描述器件中三极管和储存节点以及它们之间连接的模型。 2.Verilog-HDL的模块 2.1模块的结构 Verilog的基本设计单元是 “模块”。一个模块由两部分组成，一部分描述接口；另一 部分描述逻辑功能，即定义输入是如何影响输出的。 2.1.1 模块的端口定义  模块的端口声明了模块的输入输出口。 2  其格式如下: module 模块名(端口1，端口2，端口3，...); 2.1.2 模块的内容 模块内容包括 I/O说明、内部信号声明和功能定义及描述。每一条语句必须都以;结束。 2.1.2.1 I/O说明 ☆I/O说明的格式如下： input 端口1,端口2 …. ;//输入端口 output 端口1,端口2 …. ;//输出端口 inout 端口1,端口2 …. ;//双向端口 ☆也可以写在端口声明语句中，如module XXX(input port1, output port2…); 2.1.2.2 功能定义  用assign声明语句 assign a b c;  用实例化元件 and u1(q, a, b);  用always语句块或者 initial语句块 always @(posedge clk) beigin if(clr) q 1’b0; else q a;