[信息与通信]《SOPC实验指导》.doc

东华理工大学自编教材 2011年6月 《SOPC设计与应用技术》 研究性实践教学指导书 东华理工大学 机械与电子工程学院 二○一一年六月 目 录 一、DE2开发板介绍 1 1.1 DE2开发板的配置 1 1.2 DE2硬件原理 3 1.3 准备使用DE2开发板 16 二、课程实验 18 实验一 8位二进制加法器设计——DE2板的使用 19 实验二 流水灯实验 20 实验三 按键控制指示灯实验 32 实验四 按键中断实验 35 实验五 定时器实验 40 一、DE2开发板介绍 1.1 DE2开发板的配置 DE2是Altera公司针对大学教学及研究机构推出的FPGA多媒体开发平台。DE2为用户提供了丰富的外设及多媒体特性，并具有灵活而可靠的外围接口设计。DE2能帮助使用者迅速理解和掌握实时多媒体工业产品设计的技巧，并提供系统设计验证。DE2平台的设计和制造完全按照工业产品标准进行，可靠性很高。 DE2开发板的硬件外观如图1.1所示，DE2开发板的硬件布局如图1.2所示。 DE2平台上提供的资源如下： 1. Altera CycloneⅡ系列EP2C35F672C6 FPGA U11，内含35,000个逻辑单元(LE)。 2. 主动串行配置器件EPCS16 U30。 3. 板上内置用于编程调试和用户API设计的USB Blaster，支持JTAG和AS（主动串行）模式；U25是实现USB Blaster的USB接口芯片FT245B；U26是控制和实现JTAG模式和AS模式配置的CPLD EPM3128，可以用SW19选择配置模式；USB接口为J9。 4. 512?K字节SRAM(U18)。 5. 8?M字节(1M×4×16)SDRAM(U17)。 6. 1?M字节闪存(可升级至4?M字节)(U20)。 7. SD卡接口(U19)。 8. 4个按键KEY0～KEY3。 9. 18个拨动开关SW0～SW17。 10. 9个绿色LED灯LEDG0～LEDG8。 11. 18个红色LED灯LEDR0～LEDR17。 12. 两个板上时钟源(50?MHz晶振Y1和27?MHz晶振Y3)，也可使用外部时钟J5。 13. 24位CD品质音频的编/解码器WM8371(U1)，带有麦克风的输入插座J1、线路输入插座J2和线路输出插座J3。 14.?VGA DAC ADV7123 (U34，内含3个10位高速DAC)及VGA输出接口J13。 15. 支持NTSC和PAL制式的TV解码器ADV7181B(U33)及TV接口J12。 16.?10?M/100?M以太网控制器DM9000AE(U35)及网络接口J4。 17.?USB主从控制器ISP1362(U31)及接口(J10和J11)。 18.?RS232收发器MAX232(U15)及9针连接器J6。 19.?PS/2鼠标/键盘连接器J7。 20.?IrDA红外收发器U14。 21. 带二极管保护的两个40脚扩展端口JP1和JP2。 22.?2×16字符的LCD模块U2。 23. 平台通过插座J8接入直流9?V供电，SW18为总电源开关。 24. ?Altera公司的第三方Terasic提供针对DE2平台的130万像素的CCD摄像头模块以及320×240点阵的彩色LCD模块，可通过JP1和JP2接入。 图1.1 DE2板外观图 图1.2 DE2板的硬件布局图 注：图1.1与图1.2对应的硬件布局说明。 图2中已标明按键KEY3-KEY0、拨动开关SW17-SW0、绿色发光二极管LEDG8、LEDG7-LEDG0、红色发光二极管LEDR17-LEDR0。其余硬件几何位置如下（按由上至下、从左到右顺序）： （1）接插件：J8-9V直流电源、J9-USB Blaster口、J10-USB Device口、J11-USB Host口、J1-Mic输入、J2-线路（Line）输入、J3-线路（Line）输出、J12-视频输入、J13-XSGA视频端口、J4-以太网端口（Ethernet10/100M）、J6-RS232端口、J7-PS/2口、JP1-JP2带电压保护40脚扩展端口、J5-SMA外部时钟。SW18总电源开关，SW19-RUN/PROG开关（JTAG/AS模式切换开关）。 （2）芯片与模块：U1-24位音频编码解码器、Y3-27MHz振荡器、U34-XSGA10位DAC、U31-USB主从控制器、U33-电视信号解码器、U35-以太网控制器、U25-实现USB Blaster的接口芯片FT245B、U26-实现JTAG模式和AS模式配置的CPLD EPM3128、U30-Altera配置器件EP