内存基的础内容及参数介绍.pdf

内存基础内容及主要参数 Agenda • 1、名词缩写与Memory基本概念 -2 • - 1.1、名词缩写 -4 • - 1.2、Memory 模组厂商 -6 • - 1.3、Memory Module Information -7 • - 1.4、芯片位宽P-Bank、L-Bank、存储单元存储体 -8 • - 1.5、模组的容量，芯片的容量，存储单元数量，存储体 -14 • - 1.6、Page(页) -15 • - 1.7、内存芯片的引脚定义 -16 • - 1.8、Register DIMM -17 • 2、SDR SDRAM读写操作与内部时序 -18 • - 2.1、SDRAM内部结构图 -18 • - 2.2、芯片初始化 -19 • - 2.3、行有效 (Row Active) -21 • - 2.4、列读写 -22 • - 2.5、SDRAM基本操作命令 -23 • - 2.6、tRCD -24 • - 2.7、数据输出 (读操作) -25 • - 2.8、数据输入 (写操作) -27 • - 2.9、Burst Length (突发长度) -28 • - 2.10、Precharge (预充电) -33 • - 2.11、tWR (写回延迟) -36 • - 2.12、Refresh (刷新) -37 • - 2.13、DQM (数据掩码) -40 • - 2.14、SDRAM的结构、时序与性能的关系 -42 • 3、DDR技术特点 -49 • - 3.1、DDR SDRAM的内部结构图 -50 • - 3.2、差分时钟 -53 • - 3.3、数据选取脉冲 (DQS) -54 • - 3.4、写入延迟tDQSS -55 • - 3.5、突发长度与写入掩码 -59 • - 3.6、延迟锁定回路 (DLL) -60 • - 3.7、Power Down Mode -64 • 4、DDR2技术特点 -65 • - 4.1、片外驱动调校OCD -68 • - 4.2、片内终结ODT -69 • - 4.3、Posted CAS、AL、WL -74 • - 4.4、DDR2 Speed Bin -77 • 5、DDR3技术特点 -78 • - 5.1、DDR3 Burst Length -81 • - 5.2、DDR3 Basic Latency -83 • - 5.3、DDR3 Speed Bin -84 • - 5.4、Dynamic ODT function -87 • - 5.5、MPR Feature -89 • - 5.6、On-Die Impedance Calibration Engine -91 • - 5.7、刷新特性 -92 • - 5.8、Write Leveling -93 • 6、Graphics DRAM -97 • - 6.1、DRAM I/O Comparison -99 • - 6.2、GDDR5 CK/CK# run as ¼ data rate -102 • - 6.3、GDDR5 Interface -103 • - 6.4、GDDR5 Data Bus Inversion (DBI) -104 • - 6.5、GDDR5 ABI Addressing -105 • - 6.6、GDDR5 Error Detection and Correction (EDC) -107 • - 6.7、GDDR5 Feature Summary -108 • 7、Reference Documents