SPI串行外设借口最新讲义.pptVIP

SPI (串行外设接口) Serial Peripheral Interface 主要内容 SPI接口简介 SPI硬件结构 SPI总线时序 SPI总线实例 　　１．SPI接口简介 　　数据通信常用的传输方式有串行和并行，并行方式速率快，但需要的信号线多，相比较而言，串行速率虽慢，但是需要更少的信号线，所以广泛应用于低速数据传输，在系统中常用的接口中串行方式的有：　　I２C 、 SPI(串行外设接口) 、 UART(通用异步接收/发送接口) 、 SPORT(串行口)和USB(通用串行设备) ， 并行方式的有PPI(并行外设接口)等。 SPI接口的全称是“Serial Peripheral Interface”，意为串行外设接口，是由Motorola首先在其MC68HCXX系列处理器上定义的， SPI总线是一种同步串行外设接口协议的总线，具有标准的传输协议，而且速度快，能够同时收发。 SPI接口是在CPU和外围低速器件之间进行同步串行数据传输，在主器件的移位脉冲下，数据按位传输，高位在前，低位在后，为全双工通信，数据传输速度总体来说比I2C总线要快，速度可达到几十Mbps。 主要应用在数据信号处理器、数据信号解码器、存储器（如静态RAM、E2PROM和Flash EPROM等）、 A/D转换器、D/A转换器、实时时钟（RTC）、显示驱动器件（如LED显示驱动器件和LCD显示驱动器）等等。  SPI接口是以主从方式工作的，此模式通常有一个主器件和一个或多个从器件，并且同一时间内总线上只能有一个主器件，可支持多SPI兼容设备的通信，其接口包括以下四种信号： 1）MOSI – 主器件数据输出,从器件数据输入；2）MISO – 主器件数据输入,从器件数据输出；3）SCLK – 时钟信号,由主器件产生；4）/SS? – 从器件使能信号,由主器件控制(也称 为片选信号，常由I/O口作为片选)。 　　其中，SCLK用于同步主器件和从器件之间在MISO和MOSI线上的串行数据传输，决定传输的速率，由主器件输出。 　　 单主单从 单主多从 单主机--多从机模式 多主机--多从机模式 2．SPI硬件结构 片选信号常由Ｉ／Ｏ口生成 未被选中是为高阻状态 SPI 总线可在软件的控制下构成各种简单的或复杂的系统, 如: 1 个主MCU 和几个从MCU ;几个从MCU 相互连接构成多主机系统(分布式系统) ;1 个主MCU 和1 个或几个从I/ O 设备。在大多数应用场合中,使用1 个MCU 作为主机,它控制数据向1 个或几个从外围器件的传送。从器件只能在主机发命令时才能接收或向主机传送数。 SPI内部硬件结构框图 全双工：在接收数据的同时也在发送数据（即使另一端没有发送数据） 通过存储器映射 通过存储器映射 3. SPI总线时序 　　根据MOSI及MISO上的数据在SCK的哪种极性（CKPOL)和相位(CKPHA)上有效， CKPOL和CKPHA决定数据发送在那个时钟沿，SPI的时钟可以分为四种模式。SPI具有如下两种工作模式： · 主控模式：收发始终在SCK信号作用下，发送操作是由向SPIxBUF中写数据而触发（当有欲发送的数据时才会产生移位时钟脉冲）。 · 从动模式：该模式下，在外部时钟脉冲出现在SCK引脚时发送和接收数据，并且/SS信号必须有效，若无效，数据的发送无法进行并且输入的数据视为无效。 CKPOL — SPI Clock Polarity Bit 1 = Active-low clocks selected. In idle state SCK is high. 低电平有效 0 = Active-high clocks selected. In idle state SCK is low. 高电平有效 CKPHA — SPI Clock Phase Bit 1 = Sampling of data occurs at even edges (2,4,6,...,16) of the SCK clock 前沿输出，后沿采样 0 = Sampling of data occurs at odd edges (1,3,5,...,15) of the SCK clock 前沿采样，后沿输出 采样 输出 4. SPI总线实例 主机SPI的基本操作步骤： · 设置I/O连接； · 设置SPI时钟频率； · 设置其为主机模式，配置时钟极性 及相位； · 片选从机，将数据写入SPI数据寄存器中，发送数据（同时也在接收从机发送的数据）； · 等待发送完成标志置位； · 取消从机选