[计算机软件及应用]EDA-06.pptVIP

1、基本门电路 2、编码器 设计一个 8 输入优先级编码器，y0 级别最低， y7 级别最高；输出为3位编码。 3-8译码器仿真结果： 加法器仿真结果： 可逆计数器仿真结果： 60进制计数器仿真结果： 可逆计数器（加减计数器） 例：六十进制（分、秒）计数器 library ieee; use ieee.std_logic_1164.all; entity p_check is port(a:in std_logic_vector(7 downto 0); y:out std_logic); end p_check; architecture art of p_check is signal tmp:std_logic; begin process(a) begin tmp=0; for n in 0 to 7 loop tmp=tmp xor a(n); end loop; y=tmp; end process; end art; architecture art of p_check is begin process(a) variable tmp:std_logic; begin