[计算机软件及应用]第三章_FPGA结构与配置.ppt

上讲主要内容回顾：任务1 1、EDA技术及其发展 2、EDA技术最终实现目标的ASIC的三种途径： （1）超大规模可编程逻辑器件 （2） 半定制或全定制ASIC （3） 混合ASIC 4、 硬件描述语言VHDL （1）VHDL （2） Verilog HDL （3） System Verilog （4）System C 5、VHDL综合 设计过程中的每一步都可称为一个综合环节。 (1)自然语言综合； (2)行为综合； (3)逻辑综合； (4)版图综合或结构综合。 6、基于VHDL的自顶向下设计方法 7、EDA与传统电子设计方法的比较 8、 EDA的发展趋势 上讲主要内容回顾：任务2 1、 FPGA／CPLD设计流程 （1）设计输入(原理图／HDL文本编辑) （2）综合 （3）适配 （4）时序仿真与功能仿真 （5）编程下载 2、ASIC及其设计流程 （1）ASIC设计方法： （2）ASIC设计的流程： 3、 常用EDA工具 EDA工具大致可以分为如下5个模块： 设计输入编辑器，HDL综合器，仿真器，适配器(或布局布线器)，下载器 4、MAX+plusII概述 5、IP核 3.1.2 可编程逻辑器件的分类 按结构特点 基于与或阵列结构的器件－－阵列型 PROM，EEPROM，PAL，GAL，CPLD CPLD的代表芯片如：Altera的MAX系列 基于门阵列结构的器件－－单元型 FPGA 3.1.2 可编程逻辑器件的分类 按编程工艺 熔丝或反熔丝编程器件－－Actel的FPGA器件 体积小，集成度高，速度高，易加密，抗干扰，耐高温 只能一次编程，在设计初期阶段不灵活 SRAM－－大多数公司的FPGA器件 可反复编程，实现系统功能的动态重构 每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序 EEPROM－－大多数CPLD器件 可反复编程 不用每次上电重新下载，但相对速度慢，功耗较大 EPROM— FLASH—  若输入I2=A、I1=B、I0=Ci， 输出O1=Co、O0=S， 则根据阵列图，可得：? S= ABCi + A/B/Ci + /AB/Ci +/A/BCi Co= AB + A/BCi +/ABCi =ABCi + AB/Ci + A/BCi +/ABCi 实现全加器功能 GAL器件的OLMCOutput Logic Macro Cell 3.3 CPLD结构与工作原理 CPLD内部结构（Altera的MAX7000S系列） 知识梳理与总结： 任务3：CPLD结构与工作原理 1、概述 （1）可编程器件发展的六个阶段 （2）可编程器件的分类：三种分类方法 2、简单PLD原理 （1）电路符号表示 （2） PROM基本结构 （3） PLA逻辑阵列 （4） PAL （5） GAL 3、CPLD结构与工作原理 (1) 逻辑阵列块(LAB) (2) 宏单元 (3) 扩展乘积项 (4) 可编程连线阵列PIA (5)I/O控制块 任务4：FPGA结构与工作原理 1、FPGA结构与工作原理 （1）FPGA查找表单元 （2）FLEX10K系列器件 FLEX 10K内部结构： 1) 逻辑单元LE 2) 逻辑阵列LAB 3) 快速通道(FastTrack) 4) I/O单元与专用输入端口 5) 嵌入式阵列块EAB 2、FPGA/CPLD测试技术 (1)内部逻辑测试 (2)JTAG边界扫描测试 (3)嵌入式逻辑分析仪 查找表的基本原理 CPLD与FPGA的区别 CPLD与FPGA的区别 CPLD与FPGA的区别 FPGA器件含有丰富的触发器资源，易于实现时序逻辑，如果要求实现较复杂的组合电路则需要几个CLB结合起来实现。CPLD的与或阵列结构，使其适于实现大规模的组合功能，但触发器资源相对较少。 FPGA与CPLD的区别 FPGA与CPLD的区别 PLD器件的命名与选型 EPM7 128 S L C 84－10 EPM7：产品系列为EPM7000系列 128：有128个逻辑宏单元 S：电压为5V，AE为3.3V，B为2.5V L：封装为PLCC，Q代表PQFP等 C：商业级（Commercial）0～70度， I：工业级（Industry），－40～85度 M：军品级（Military），－55～125度 84：管脚数目 10：速度级别 管脚的定义 管芯尺寸比较 Altera EPF10K100A 相对管