[2018年最新整理]CVSD编码器和CVSD译码器系统.docVIP

实验六 CVSD编码器和CVSD译码器系统 一、实验原理和电路说明 CVSD编码系统分别由CVSD发送模块和CVSD译码模块模块完成。CVSD编码器模块将模拟信号进行CVSD编码，转换为数字信号在信道上进行传输。CVSD译码器模块将信道上接收到的数字信号进行CVSD码字译码处理，还原出模拟信号。CVSD编译码器使用了莫托洛拉公司生产的大规模集成电路MC34115芯片，该芯片可用于CVSD编码，又可用作CVSD解码，其取决于芯片第15脚的使能信号：“1”电平为编码方式，“0”电平为译码方式。。CVSD编译码器电路组成框图参见下图： CVSD发送模块主要由CVSD编码集成电路U801(MC34115)、运放U802(TL082)、本地译码器、音节滤波器和非线性网络组成，CVSD发送模块原理框图见图1.8.2所示。外部输入的话音信号经U802A缓冲放大之后，送U801的1脚进行CVSD话音编码（CLKT_Data为32KHz的编码时钟），CVSD编码之后的数据经9脚输出（CVSD_ENOUT）。R806、R807、R808、C805和C804组成的积分网络完成本地译码；TP803是恢复的原始模拟信号（近似值），该信号通过2脚送入比较器与输入信号进行比较。在TP804可以观测到连码一致性脉冲信号，R813、R814和C806构成音节滤波器，用于对连码一致性脉冲进行平滑。U802B、D801、D802和周围电阻组成非线性网络，使在大信号输入时，量化阶自适应的增加，实现斜率连续可变的自适应增量调制。在通信原理实验箱中，CVSD_ENOUT编码信号可直接送到CVSD译码模块中，亦可经信道调制系统（BPSK或DBPSK）送到接收端。 跳线开关K801是用于选择输入信号，当K801置于N位置时（左端），选择来自经用户接口模块、PAM模块的话音信号；当K801置于T位置时（右端），选择测试信号。测试信号主要用于测试CVSD的编译码特性。测量时，将设置在交换模块内的跳线开关KQ01设置在2_3位置（右端）选择外部测试信号，使测试信号从J005模拟测试端口输入。 在该模块中，各测试点定义如下： TP801：CVSD编码模拟信号输入 TP802：脉幅调制输出 TP803：本地译码器输出（双积分网络） TP804：编码一致性检测输出 TP805：编码输入时钟（32KHz） TP806：编码数据输出（32Kbps） TP807：量化阶距调整信号 CVSD译码模块主要由CVSD解码集成电路U901(MC34115)、运放U902(TL082)、本地译码器、音节滤波器和非线性网络组成，CVSD译码模块电原理图见图1.8.3所示。信道上来的CVSD数字信号送入U901的13脚，进行CVSD译码处理（14脚为译码时钟），译码之后还原的模拟信号经U902A缓冲放大输出。本地译码器、音节滤波器和非线性网络的组成与编码器相同，其功能可参见编码器一节。 跳线开关K901是用于解码输入数据选择，当K901置于CH位置时（左端），解码输入数据来自调制解调器信道；当K901置于LOOP位置时（右端），解码输入数据直接来自CVSD编码模块。 跳线开关K902是用于解码输入时钟选择，当K902置于CH位置时（左端），解码输入时钟来自调制解调器信道；当K902置于LOOP位置时（右端），解码输入时钟直接来自CVSD编码模块。使用时，跳线开关K901和K902应设置在同一位置上。 在该模块中，各测试点定义如下： TP901：译码数据输入（32Kbps） TP902：译码输入时钟（32KHz） TP903：译码一致性检测输出 TP904：脉幅调制输出 TP905：CVSD译码模拟信号输出 二、实验仪器 JH5001通信原理综合实验系统 一台 20MHz双踪示波器 一台 函数信号发生器 一台 音频信道传输损伤测试仪 一台 三、实验目的 了解语音信号的△M编译码的工作原理； 验证CVSD编译码原理； 了解CVSD专用大规模集成电路的工作原理、外围电路和一般使用方法； 熟悉语音数字化技术的主要指标及测量方法； 四、实验内容 （一）CVSD编码器 发送时钟和CVSD编码数据测量 将输入信号选择跳线开关K801设置在T位置（右端），用函数信号发生器产生一个频率为1000Hz、电平为2Vp-p的正弦波测试信号送入信号测试端口J005和J006（地）。 用示波器同时观测输入信号端口TP801和编码输出数据信号端口TP806的波形，观测时以TP801做同步。观察和分析编码输出数据与输入信号的对应关系。 思考：CVSD是连续可变斜率增量编码，如何从输出编码数据中反映出信号斜率的大小？ 将测试信号频率固定在1000Hz，调整测试信号电平，继续观察编码输出连码数据随输入信号电平变化的对应关系。 将测试信号