[农林牧渔]第六章VHDL语言介绍.pdfVIP

编写思路及目标：希望能用简单的语言和简明的叙述说明 VHDL 语言的结构，语法，常用数字电路描 述，主要介绍面向可编程逻辑器件的 VHDL 语言的数字逻辑设计。对于一些在实际设计中用到较少的 语句和语法现象将不作介绍。 第六章 硬件描述语言 VHDL 介绍 6.1 VHDL 语言概述 6.2 VHDL 的基本结构 6.3 VHDL 的基本语法和常用语句 6.4 常用逻辑电路的 VHDL 设计 6.5 有限状态机的 VHDL 描述 6.1 VHDL 语言概述 VHDL 的英文全称是：VHSIC （Very High Speed Integrated Circuit ）HARDWARE Descriptiong Language ，意思就是超高速集成电路硬件描述语言。VHDL语言出现于 80 年代的后期是一种用于数字 电路设计的高级语言。它最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的 一种使用范围较小的设计语言。在 1987 年成为ANSI/IEEE 的标准（IEEE STD 1076-1987 ）。1993 年，IEEE 对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL 的内容，公布了新版本的VHDL ， 即ANSI/IEEE STD 1076-1993 标准。今天，VHDL 已经成为一个数字电路和系统的描述、建模、综合的 工业标准。目前，大多数的CAD厂商出品的EDA软件都兼容这种标准。 6.1.1 VHDL 语言的特点 1、设计的灵活性 VHDL 具有功能强大的语言结构，即可以实现门级单元的描述，也可以用简洁明确的代码描述复杂 控制逻辑的设计。同时，VHDL 具有多层次的设计描述功能，支持设计库和可重复使用的元件生成。 2 、硬件无关性 VHDL 在产生一个设计时并不需要预先选定一个用来实现设计的器件，也即系统设计与硬件结构无 关。对于同一个设计描述，可以采用多种不同器件来实现其功能。这样就方便了工艺的转换，也不会因 工艺变化而使描述过时。 3、可移植性 作为 HDL 的第一个国际标准，VHDL 具有很强的可移植性，也就是 VHDL 设计的描述可以被不同 的工具支持。我们可以将一个 VHDL 设计从一个模拟工具移植到另一个模拟工具，从一个综合工具移 植到另一个综合工具。这也就意味着同一个设计可以在不同的设计项目中采用，提高了设计的利用率和 系统设计的效率。 6.1.2 应用 VHDL 的设计流程 VHDL 是一种高效的数字系统设计工具。VHDL 具有极强的描述能力，能支持系统行为级、寄 存器传输级和逻辑门电路级三个不同层次的设计，能够完成从上层到下层（从抽象到具体）逐层描述的 结构化设计思想。面向可编程逻辑器件的 VHDL 设计电路主要的工作过程是： (1) VHDL 代码编写。用文本编辑器输入设计的源文件。 (2) 编译源文件。用编译工具将文本文件编译成代码文件，并检查语法错误。 (3) 功能仿真（前仿真）。应用 VHDL 仿真器对设计文件进行仿真，此时的仿真没有延时只是对设 计进行逻辑功能的验证。 (4) 逻辑综合、优化和布局布线。所谓综合就是用软件工具将设计的 VHDL 描述转化为底层的电路 网表或一组逻辑方程的过程。逻辑综合软件会生成.edf （edif ）的EDA 工业标准文件。所谓布局布线就 是用综合后生成的.edf 文件，再根据 CPLD （或FPGA ）器件的容量和结构，用自动布局布线工具进行 电路设计。首先根据网表文件内容和器件结构确定逻辑门的位置，然后再根据网表提供的门连接关系， 把各个门的输入输出连接起来，类似于设计 PCB （印刷电路板）时的布局布线工作。最后生成一个供 器件编程（或配置）的文件，同时还会在设计项目中增加一些时序信息，以便于后仿真。 (5) 时序仿真（后仿真）。根据布局布线后所生产文件，对设计进行仿真。这是与实际器件工作情 况基本相同的仿真，用来确定设计在经过布局、布线之后，是否仍能满足设计要求。 (6) 编程下载。 6.2 VHDL 的基本结构 6.2.1 VHDL 的组成 一个 VHDL 设计可以由若干个 VHDL 文件构成，每个文件中可以包含一个或一个以上的设计实体。 设计实体是构成一个设计的最重要的基本单元，其主要包含如下三个部分： （1） 库和程序包（Package ）； （2 ） 实体（Entity