电子科技大学数字EDA实验报告.docVIP

数字EDA实验报告 指导老师：王振松老师 实验一 熟悉Xilinx ISE软件并学会使用Schematic和Simulation功能 实验目标 (1) 获得Xilinx ISE原理图编辑器和仿真经验。 (2) 实践使用Spartan3E FPGA 开发板。 实验设备 一台电脑，Xilinx ISE软件，Basys FPGA 开发板实验描述 电脑已经装好Xilinx ISE软件，为本实验创建一个新工程来存放各个模块，你需要为每个模块画出原理图并运行仿真。 提示：（约束文件信息）该引脚图上的阳极是不正确的；正确的引脚应是：an3-p26，an2-p32，an1-p33，和an0-p34。 实验步骤 打开Xilinx ISE 软件中的“Project Navigator” 并单击 FileNew Project。 2. 输入 “Project name” 并选择 “Project location”来存放你的工程。 3. 选择“Schematic”作为你的“Top-level source type” 并单击下一步next。 4. 此时你的窗口应该跟下图EXACTLY 相似。 点击下一步next。 5. 点击“New Source,”选择“Schematic,” 输入“File name,” 点击下一步next，单击finish,完成。（如果到现在仍然没有创建文件夹，点击yes），单击完成finish，并点击下一步next 6. 你不需要添加任何文件，单击next，单击finish。 7. 你应该会看到如下窗口。 (一些重要的内容包含在里面。) 8. 现在简要说明上面界面： a. 这Sources and Processes窗口有很多标签，他们随着你的不同选择而改变。 b. Sources window 有一个下拉选项。你将用这个去切换implementation 或者 simulation 模式。 c. 在控制窗口中的错误提示非常有用，它会提示程序在运行过程中出现的错误。根据这些提示你可以改正你的程序。 d. 右侧窗口显示打开的文件，比如：原理图和仿真器。你也能看到你打开的原理图文件。 点击 “Symbols”按钮， 在这个窗口中你可以看到很多可以选择使用的符号。 找到2输入的与门，类型为AND2，把它放置到你的原理图中。 11. 按照第十步骤添加一个2输入的与非门，或门和非门。提示：你能用ESC 键取消选择你不需要的原件。 12. 对顶层和底层输入进行端口连接布线。查找到工具条选择第6的一个工具。 提示：当连线时必须保证你的端口与你要连接的线必须连接上，连接点是方块代才表示连上。如图 放置2个端口的缓冲器(IBUF) 。 14. 现在放置一个输出缓冲器(OBUF)并与(IBUF) 的输出端进行线与。 15. 根据第12步骤的工具条，选择第六个按钮图标，连接上 IBUF的输入端 和 OBUF的输出端，命名如图。 这时保存你的原理图。你现在可以综合原理图仿真它。 提示：你不能在没有综合时运行仿真。 17. 在源窗口确保已经选择了你的原理图文件，在进程窗口你将看到新内容。 双击“Synthesize – XST”等到综合完成。如果你一切都正确，这前面的图标将变成绿色圈，如果不正确将出现红色带图标。 18. 回到源窗口，右击并选择new source. 19. 选择“Test Bench Waveform,”输入文件名，并点击两次next，然后点击finish完成。 20. 一个新窗口将出现。在这“Clock Information”部分选择 “Multiple Clocks” 并点击next。 21. 高亮所有的输入并点击next。 22. 添加的所有右侧的未分配的信号到左侧的已分配信号中。点击下一步。 23.选择并改变“Clock High Time”及“Clock Low Time”的值为50。点击next。 24. 在源窗口的顶部，从下拉菜单中选择“Behavioral Simulation” . 25. 你必须在你执行前保存你的波形，这样你将看到仿真波形出现在源窗口中。此时可以选择波形。 26.在进程窗口的显示选项中扩大 “Xilinx ISE Simulator” 并双击“Simulate Behavioral Model.”仿真窗口将打开。在仿真窗口中有很多其他选项。这些能够被忽略或者删除。 为你的FPGA 创建一个可以下载的 UCF和 BIT文件 UCF (Implementation Constraints File)应该 FPGA 硬件的引脚和你的原理图中的引脚相匹配的。FPGA开发板上有7个开关和4个按钮能够作为输入，它的7个LED灯