[工学]计组第3章-2缓存-071014.pptVIP

计算机(组成)原理 第3章 计算机的存储系统 第3章 计算机的存储系统 3.1 计算机存储系统 3.2 计算机的主存储器 3.3 高速缓冲存储系统 3.4 虚拟存储系统 3.3 高速缓冲存储系统 3.3.1 Cache存储系统工作原理 ▓ 3.3.2 Cache存储系统的组织与映像 3.3.3 Cache存储系统结构 本节教学目标： 本节重点内容： 3.3 高速缓冲存储系统 3.3.1 Cache存储系统工作原理 1. 局部性原理 计算机顺序执行程序，地址是连续的，并有很多循环和子程序调用，使得CPU访问存储器的地址集中在存储器的某一区域内；程序所用数据，如尽量采用数组方式，也有同样的效果。 结论：计算机运行时，CPU访存地址相对集中。这种对局部范围的存储器地址访问频繁的现象，称为“计算机访存的局部性原理”。 计算机存储系统中，采用Cache存储方式，就是根据局部性原理设计的，对提高计算机工作速度有明显的效果。 3.3 高速缓冲存储系统 2. 分块（Block）使用 在Cache存储系统中 因为Cache存储器速度快，所以由Cache存储器向CPU提供程序和数据。 因为Cache存储器价格高，容量较主存容量小得多，为了能够灵活地存放主存当前运行的内容，所以Cache存储器采取了分块使用的方式。 与之相适应，主存也采取了分块使用的方式。 3.3 高速缓冲存储系统 (1) 块长 计算机工作时，将当前运行的程序和数据分块从主存映像到Cache存储器中。 块长的设置与主存的结构有关，一般为一个主存周期所能调出的信息长度。 ★例：若主存结构为模8交叉存储器，每个存储体的信息宽度为1字节，则块长为8字节。 ★例：若主存结构为模16交叉存储器，每个存储体的信息宽度为1个字(4字节)，则块长为64字节。 3.3 高速缓冲存储系统 (2) Cache存储器分块 Cache共分为2c 块，块地址编码为c位。 Cache块长＝2b 个单元时，块内单元地址需要b位编码 (3) 主存分块 主存为配合Cache存储器的工作，采取了同样的分块方式，即主存的块长与Cache的块长相等。 主存共分为2m 块，块地址编码为m位。 主存块长＝2b 个单元，块内单元地址编码为b位。 主存容量＝2n ,主存的地址编码为n位，则m＋b＝n 3.3 高速缓冲存储系统 3. Cache的基本结构（P234图7-2） 下页图，分析点： Cache和主存的块结构 Cache和主存的块之间的对应关系 块的地址 块内单元地址 3.3 高速缓冲存储系统 3.3 高速缓冲存储系统 4. 替换算法和替换部件（P238） 当CPU从主存中读出新内容时，主存中该内容所在字块同时被调入Cache存储器。 如果Cache存储器的空间已经被占满，就需要替换掉其中一个旧的字块。 在众多的旧字块中，选择哪一个字块进行替换，这是由Cache存储系统通过决策选定的。 替换的决策所遵循的规则称为替换算法(或替换策略)，实现决策和替换的电路称为替换部件。 先进先出（FIFO）算法 近期最少用（LRU）算法 随机替换（RAND）算法 3.3 高速缓冲存储系统 5. 数据修改（P234，P242） Cache存储系统的主要存储空间是主存，Cache存储器中存放的只是内容的副本(映像)。 程序执行过程中,如果对某个单元进行了写操作,内容是写入Cache存储器的。 将修改过的内容副本送回主存保存,保持Cache存储器与主存内容一致。 将Cache存储器内容送回主存保存的方式有以下方法： 写回法 写直达法 主存直接写 3.3 高速缓冲存储系统 (1) 写回法 将所有修改都在Cache存储器中完成，并用标志将修改过的块进行注明。当Cache存储器中做过标注的块被从Cache存储器中替换出来的时候，将整块内容一次全部写入主存。 该方式中，是否将内容送回主存保存，取决于标志的情况，所以称为“标志交换方式”。又由于该方式中，将内容送回主存保存是在最后一次性写入主存的，所以又称为“写回法”。 优点：操作速度快。 缺点：回写之前，主存中未被修改的数据如果再被使用，就会失效。 3.3 高速缓冲存储系统 (2) 写直达法 将每次写入Cache存储器中的内容同时写入主存，使Cache存储器与主存始终保持一致。 该方式中，因为写操作直达主存，所以称为“写直达法”。 优点：随时保持主存数据的正确性。 缺点：若一个块中有多个数据被修改，就需要多次对主存进行写操作，这将大大影响计算机的运行速度。 3.3 高速缓冲存储系统 (3) 主存直接写 若程序写入的数据位置根本不在Cache存储器中(如某一操作数)，此时的写操作将把内容直接写入主存，不需要再经过C